-
Patent Agency Ranking
公开(公告)号：CN1244956C
公开(公告)日：2006-03-08
申请号：CN01111758.3
申请日：2001-03-23
Applicant: 株式会社东芝
IPC: H01L21/30
CPC classification number: H01L21/31144 , G03F7/085 , G03F7/09 , H01L21/3081 , H01L21/32139
Abstract: 图案形成方法，它包括：在基片上形成碳原子含量≥80%(重量)的膜或气相淀积膜即下层膜的步骤；在下层膜的表面上施行密合性促进处理的步骤或在下层膜上形成密合性促进膜的步骤；在下层膜的表面上形成中间膜的步骤；在中间膜上形成抗蚀剂膜的步骤；对抗蚀剂膜进行图案曝光形成抗蚀剂图案的步骤；将抗蚀剂图案复制到中间膜上形成中间膜图案的步骤；将此中间膜图案复制到上述下层膜上而形成下层膜图案的步骤。
-
公开(公告)号：CN1291451C
公开(公告)日：2006-12-20
申请号：CN200310103871.8
申请日：2003-11-18
Applicant: 株式会社东芝
IPC: H01L21/00
CPC classification number: H01J37/32431 , H01J2237/3342
Abstract: 一种等离子体处理装置，具备：收容被处理基体的容器；向上述容器内导入含氢原子的气体的导入口，在上述容器内载置上述被处理基体的下部电极；为了在上述容器内引起放电来产生等离子体的，与上述下部电极对峙的上部电极；给上述下部电极和上述上部电极间施加电压的电源；在上述容器内的一部分上设置的金属氧化物构造体，在导入上述含氢原子的气体时上述金属氧化物构造体被还原。
-
公开(公告)号：CN1551307A
公开(公告)日：2004-12-01
申请号：CN200410038156.5
申请日：2004-05-11
Applicant: 株式会社东芝
IPC: H01L21/31 , H01L21/311 , H01L21/00
CPC classification number: H01L21/76802 , H01L21/76807 , H01L21/76826 , H01L21/76828 , H01L21/76831
Abstract: 本发明涉及半导体器件的制造方法和等离子体蚀刻装置的清洁方法。本发明的目的是防止低介电常数绝缘膜劣化，能有效地剥离低介电常数绝缘膜上堆积的抗蚀剂掩模。其解决方案是具备：在半导体基板1上形成低介电常数绝缘膜5的工序，在低介电常数绝缘膜上形成抗蚀剂图案6的工序，和以抗蚀剂图案作为掩模蚀刻低介电常数绝缘膜的工序，和通过铵离子进行的等离子体处理来剥离抗蚀剂图案6的工序。
-
公开(公告)号：CN1503321A
公开(公告)日：2004-06-09
申请号：CN200310103871.8
申请日：2003-11-18
Applicant: 株式会社东芝
IPC: H01L21/00
CPC classification number: H01J37/32431 , H01J2237/3342
Abstract: 一种等离子体处理装置，具备：收容被处理基体的容器；向上述容器内导入含氢原子的气体的导入口，在上述容器内载置上述被处理基体的下部电极；为了在上述容器内引起放电来产生等离子体的，与上述下部电极对峙的上部电极；给上述下部电极和上述上部电极间施加电压的电源；在上述容器内的一部分上设置的金属氧化物构造体，在导入上述含氢原子的气体时上述金属氧化物构造体被还原。
-
公开(公告)号：CN1319882A
公开(公告)日：2001-10-31
申请号：CN01111758.3
申请日：2001-03-23
Applicant: 株式会社东芝
IPC: H01L21/30
CPC classification number: H01L21/31144 , G03F7/085 , G03F7/09 , H01L21/3081 , H01L21/32139
Abstract: 图案形成方法,它包括:在基片上形成碳原子含量≥80%(重量)的膜或气相淀积膜即下层膜的步骤;在下层膜的表面上施行密合性促进处理的步骤或在下层膜上形成密合性促进膜的步骤;在下层膜的表面上形成中间膜的步骤;在中间膜上形成抗蚀剂膜的步骤;对抗蚀剂膜进行图案曝光形成抗蚀剂图案的步骤;将抗蚀剂图案复制到中间膜上形成中间膜图案的步骤;将此中间膜图案复制到上述下层膜上而形成下层膜图案的步骤。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
