-
公开(公告)号：CN101543050A
公开(公告)日：2009-09-23
申请号：CN200880000514.X
申请日：2008-02-27
Applicant: 松下电器产业株式会社
CPC classification number: H04N1/3876 , H04N5/23293 , H04N5/2628 , H04N5/772
Abstract: 本发明的摄像装置、摄像方法及集成电路，削减在记录构图括弧式曝光摄影图像数据时的记录容量。为此，图像处理单元指定多个被摄体剪切图像并设定为第1剪切图像，其中，被摄体剪切图像是对摄像单元所获得的拍摄图像内的多个被摄体像分别进行剪切而得的；将包围了多个被摄体剪切图像的1个图像设定为第2剪切图像；分别算出第1剪切图像的数据尺寸与第2剪切图像的数据尺寸，并进行比较；选择数据尺寸小的图像，以记录到记录单元。
-
公开(公告)号：CN101543050B
公开(公告)日：2011-04-20
申请号：CN200880000514.X
申请日：2008-02-27
Applicant: 松下电器产业株式会社
CPC classification number: H04N1/3876 , H04N5/23293 , H04N5/2628 , H04N5/772
Abstract: 本发明的摄像装置、摄像方法及集成电路，削减在记录构图括弧式曝光摄影图像数据时的记录容量。为此，图像处理单元指定多个被摄体剪切图像并设定为第1剪切图像，其中，被摄体剪切图像是对摄像单元所获得的拍摄图像内的多个被摄体像分别进行剪切而得的；将包围了多个被摄体剪切图像的1个图像设定为第2剪切图像；分别算出第1剪切图像的数据尺寸与第2剪切图像的数据尺寸，并进行比较；选择数据尺寸小的图像，以记录到记录单元。
-
公开(公告)号：CN1234901A
公开(公告)日：1999-11-10
申请号：CN98800984.6
申请日：1998-06-08
Applicant: 松下电器产业株式会社
IPC: G11C11/406
CPC classification number: G11C11/406 , G11C7/20
Abstract: 本发明的目的是在半导体电路中,或特别是在其上组合了DRAM和逻辑电路的LSI中降低刷新操作的次数,从而实现降低能耗和防止因刷新和逻辑电路的DRAM存取之间的冲突引起的存储器存取时间增加造成逻辑电路性能降低。为实现该目的,仅对存储了由逻辑部分使用的数据的行进行刷新。另外,把从数据写入到数据读出周期重叠或相互接近的任意数据分配给DRAM的同一行,以便在其上存储数据,仅在其上存储的数据有效的时间周期期间刷新该行。
-
公开(公告)号：CN1523514A
公开(公告)日：2004-08-25
申请号：CN200410005413.5
申请日：2004-02-18
Applicant: 松下电器产业株式会社
CPC classification number: H04N21/42615 , G06F13/161 , H04N21/426 , H04N21/42692 , Y02D10/14
Abstract: 本发明的集成电路(100)包括：与主总线(101)连接的共用存储器(104)、通过总线对共用存储器进行存取的音频·复用分离处理器(106)、通过总线对共用存储器进行存取并且执行更重的处理的视频处理器(105)、由视频处理器不通过总线进行存取的专用存储器(110)。可以回避由存取竞争产生的等待时间，提高实时性。在图像输入时平滑地取入数据，可以抑制图像显示的中断和混乱。
-
公开(公告)号：CN103959226A
公开(公告)日：2014-07-30
申请号：CN201380003148.4
申请日：2013-08-28
Applicant: 松下电器产业株式会社
IPC: G06F3/0488
CPC classification number: G06F3/04886 , G06F3/04817 , G06F3/04842 , G06F3/0486 , G06F3/04883 , G06F2203/04101 , G06F2203/04808 , G09G3/36 , G09G5/14 , G09G5/377 , G09G2340/02 , G09G2340/0492 , G09G2352/00 , G09G2354/00 , G09G2360/04 , G09G2370/16
Abstract: 本发明提供一种信息处理终端装置。记录介质(2A)经由记录介质(2A)的天线(A21)和信息处理终端装置(1)的天线(A5)，与信息处理终端装置(1)无线连接。记录介质(2B)经由记录介质(2B)的天线(A21)和信息处理终端装置(1)的天线(A1)，与信息处理终端装置(1)无线连接。从记录介质(2A)与信息处理终端装置(1)的连接位置、即天线(A5)附近的位置，显示表示记录介质(2A)未保存数据的情况的冒出窗口(200A)内，从记录介质(2B)与信息处理终端装置(1)的连接位置、即天线(A1)附近的位置，显示表示记录介质(2B)内的数据的列表的冒出窗口(200B)。
-
Patent Agency Ranking
公开(公告)号：CN102187663A
公开(公告)日：2011-09-14
申请号：CN200980000582.0
申请日：2009-04-10
Applicant: 松下电器产业株式会社
Inventor： 甲斐康司
CPC classification number: H04N5/772 , G11B27/034 , H04N5/765 , H04N5/775 , H04N5/907
Abstract: 本发明涉及一种运动图像的摄像装置、摄像方法及集成电路。包括取得摄像运动图像的摄像部、和以每帧对摄像运动图像进行加工来制作记录运动图像的图像处理部。图像处理部按照用户的指示来指定摄像运动图像中的多个被摄体像，设定从摄像运动图像中剪切多个被摄体像的每一个被摄体像而得到的多个被摄体剪切图像，追踪多个被摄体像，追随多个被摄体像以每帧为单位使多个被摄体剪切图像移动之后，将多个被摄体剪切图像设定为第1剪切图像，围绕多个被摄体剪切图像的一个图像设定为第2剪切图像，计算第1及第2剪切图像的数据量并进行比较，将数据量较小的一方的图像选择为记录运动图像。
-
公开(公告)号：CN100336134C
公开(公告)日：2007-09-05
申请号：CN98800984.6
申请日：1998-06-08
Applicant: 松下电器产业株式会社
IPC: G11C11/406
CPC classification number: G11C11/406 , G11C7/20
Abstract: 本发明的目的是在半导体电路中，或特别是在其上组合了DRAM和逻辑电路的LSI中降低刷新操作的次数，从而实现降低能耗和防止因刷新和逻辑电路的DRAM存取之间的冲突引起的存储器存取时间增加造成逻辑电路性能降低。为实现该目的，仅对存储了由逻辑部分使用的数据的行进行刷新。另外，把从数据写入到数据读出周期重叠或相互接近的任意数据分配给DRAM的同一行，以便在其上存储数据，仅在其上存储的数据有效的时间周期期间刷新该行。
-
公开(公告)号：CN103891158A
公开(公告)日：2014-06-25
申请号：CN201380002873.X
申请日：2013-09-04
Applicant: 松下电器产业株式会社
CPC classification number: H04B5/0031 , G06F3/0484 , G06K7/10356
Abstract: 信息处理终端装置(1)具备在液晶面板(31)的表面上由透明导电膜形成的天线(R1～R6以及T1～T6)。信息处理终端装置(1)从天线(R1～R6以及T1～T6)中选择数据传输用天线(R4以及T4)，在记录介质(2)的天线(T21以及R21)分别与数据传输用天线(R4以及T4)相对置时，在天线(T21)与天线(R4)之间、天线(R21)与天线(T4)之间进行接近无线通信。
-
公开(公告)号：CN102187663B
公开(公告)日：2013-04-10
申请号：CN200980000582.0
申请日：2009-04-10
Applicant: 松下电器产业株式会社
Inventor： 甲斐康司
CPC classification number: H04N5/772 , G11B27/034 , H04N5/765 , H04N5/775 , H04N5/907
Abstract: 本发明涉及一种运动图像的摄像装置、摄像方法及集成电路。包括取得摄像运动图像的摄像部、和以每帧对摄像运动图像进行加工来制作记录运动图像的图像处理部。图像处理部按照用户的指示来指定摄像运动图像中的多个被摄体像，设定从摄像运动图像中剪切多个被摄体像的每一个被摄体像而得到的多个被摄体剪切图像，追踪多个被摄体像，追随多个被摄体像以每帧为单位使多个被摄体剪切图像移动之后，将多个被摄体剪切图像设定为第1剪切图像，围绕多个被摄体剪切图像的一个图像设定为第2剪切图像，计算第1及第2剪切图像的数据量并进行比较，将数据量较小的一方的图像选择为记录运动图像。
-
公开(公告)号：CN1321386C
公开(公告)日：2007-06-13
申请号：CN200410005413.5
申请日：2004-02-18
Applicant: 松下电器产业株式会社
CPC classification number: H04N21/42615 , G06F13/161 , H04N21/426 , H04N21/42692 , Y02D10/14
Abstract: 本发明的集成电路(100)包括：与主总线(101)连接的共用存储器(104)、通过总线对共用存储器进行存取的音频·复用分离处理器(106)、通过总线对共用存储器进行存取并且执行更重的处理的视频处理器(105)、由视频处理器不通过总线进行存取的专用存储器(110)。可以回避由存取竞争产生的等待时间，提高实时性。在图像输入时平滑地取入数据，可以抑制图像显示的中断和混乱。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.087 seconds)
