-
公开(公告)号：CN102158704B
公开(公告)日：2013-05-08
申请号：CN201110129074.1
申请日：2005-11-02
Applicant: 松下电器产业株式会社
Abstract: 一种解码装置，用于对包含在由基于上下文的自适应二进制算术编码所编码的输入位流中的语义元素值进行解码，所述解码装置包括：算术解码器，其算术解码所述输入位流，以提供已被算术解码但未被多值化的二进制信号；流转换器，其将指示多值化操作的起始位置的同步字插入到所述二进制信号中，以生成中间位流，从而将所述中间位流存储在中间缓冲器中；同步检测单元，其通过从所述中间缓冲器中馈送出的中间位流中检测所述同步字，来检测所述多值化操作的起始位置；以及多值化操作单元，其依据由所述同步检测单元检测的起点位置将从所述中间缓冲器馈送出的中间位流多值化。
-
公开(公告)号：CN102473198A
公开(公告)日：2012-05-23
申请号：CN201180003011.X
申请日：2011-05-27
Applicant: 松下电器产业株式会社
IPC: G06F17/50 , H01L21/82 , H01L21/822 , H01L27/04 , H03K19/00
CPC classification number: H01L27/0207
Abstract: 在半导体集成电路的制造方法的布局设计中，在包含功能模块和IO模块(外部端子I/F电路)的电路的平面布置确定后，在判断出外部端子和与外部端子对应的IO模块的布线距离延长的情况下，将对应的IO模块重新配置在IO端子的附近而缓和外部IO模块和外部端子间的布线限制，并且，在将数据传送电路和外部IO模块连接起来的总线(或共用总线)间插入与总线的布线长度相应的定时调整装置。
-
公开(公告)号：CN1523514A
公开(公告)日：2004-08-25
申请号：CN200410005413.5
申请日：2004-02-18
Applicant: 松下电器产业株式会社
CPC classification number: H04N21/42615 , G06F13/161 , H04N21/426 , H04N21/42692 , Y02D10/14
Abstract: 本发明的集成电路(100)包括：与主总线(101)连接的共用存储器(104)、通过总线对共用存储器进行存取的音频·复用分离处理器(106)、通过总线对共用存储器进行存取并且执行更重的处理的视频处理器(105)、由视频处理器不通过总线进行存取的专用存储器(110)。可以回避由存取竞争产生的等待时间，提高实时性。在图像输入时平滑地取入数据，可以抑制图像显示的中断和混乱。
-
公开(公告)号：CN102752590A
公开(公告)日：2012-10-24
申请号：CN201210192814.0
申请日：2005-11-02
Applicant: 松下电器产业株式会社
CPC classification number: H04N19/00006 , H03M7/4006 , H04N19/10 , H04N19/40 , H04N19/70 , H04N19/89 , H04N19/91
Abstract: 本发明提供一种编码装置和方法。该编码装置包括：二进制化单元，用于将多值化的语义元素二进制化，以生成二进制信号，从而将所述二进制信号存储在中间缓冲器上；以及算术编码单元，用于对从所述中间缓冲器读取的二进制信号执行算术编码。该编码方法包括：将多值化的语义元素二进制化，以生成二进制信号，从而将所述二进制信号存储在中间缓冲器上；以及对从所述中间缓冲器读取的二进制信号执行算术编码。
-
公开(公告)号：CN1226697A
公开(公告)日：1999-08-25
申请号：CN98122380.X
申请日：1998-12-02
Applicant: 松下电器产业株式会社
IPC: G06F7/00
CPC classification number: H03M7/4006 , G06F7/02 , G06F2207/025 , H03M7/46
Abstract: 对于每个数据,连续发生数据匹配的次数与不匹配的数据一起被写入一个存储器,从该存储器读出数据,以连续地执行随后的数据处理并同时检测最后写入存储器的数据。为此,在一个数据寄存器中设置一个希望值并发出一条比较指令,由该比较指令将在该寄存器中设置的值与在第二个寄存器中设置的值进行比较,并将连续发生数据匹配的次数与不匹配的数据一起输出;当一个检索计数器的输出达到一个预定值时,比较指令被停止,此时,连续匹配的次数、不匹配的数据及一个结束标志信号被写入存储器内相同地址的位置。
-
Patent Agency Ranking
公开(公告)号：CN102892001A
公开(公告)日：2013-01-23
申请号：CN201210382520.4
申请日：2005-11-02
Applicant: 松下电器产业株式会社
CPC classification number: H04N19/00006 , H03M7/4006 , H04N19/10 , H04N19/40 , H04N19/70 , H04N19/89 , H04N19/91
Abstract: 本发明提供一种用于解码经编码的数据的解码装置和方法，已经通过执行对二进制信号的算术编码而生成了所述经编码的数据，并且已经通过将多值化的语义元素二进制化而生成了所述二进制信号，所述解码装置包括：算术解码单元，用于对所述经编码的数据执行算术解码，以生成二进制信号；转换单元，用于根据位串操作转换所述二进制信号，以将经转换的二进制信号存储在中间缓冲器上；以及多值化操作单元，用于对从所述中间缓冲器读取的所述经转换的二进制信号执行多值化处理。
-
公开(公告)号：CN102158704A
公开(公告)日：2011-08-17
申请号：CN201110129074.1
申请日：2005-11-02
Applicant: 松下电器产业株式会社
Abstract: 一种解码装置，用于对包含在由基于上下文的自适应二进制算术编码所编码的输入位流中的语义元素值进行解码，所述解码装置包括：算术解码器，其算术解码所述输入位流，以提供已被算术解码但未被多值化的二进制信号；流转换器，其将指示多值化操作的起始位置的同步字插入到所述二进制信号中，以生成中间位流，从而将所述中间位流存储在中间缓冲器中；同步检测单元，其通过从所述中间缓冲器中馈送出的中间位流中检测所述同步字，来检测所述多值化操作的起始位置；以及多值化操作单元，其依据由所述同步检测单元检测的起点位置将从所述中间缓冲器馈送出的中间位流多值化。
-
公开(公告)号：CN1933602B
公开(公告)日：2011-04-13
申请号：CN200610151570.6
申请日：2006-09-13
Applicant: 松下电器产业株式会社
CPC classification number: G11B20/10527 , G11B27/034 , G11B27/105 , G11B2220/2516 , G11B2220/2562 , H04N5/781 , H04N5/85 , H04N5/91 , H04N9/8042 , H04N19/61 , H04N19/91
Abstract: 同时进行编码和解码的编码解码装置，包括：(a)可变长编码部，对输入数据进行不包含算术编码处理的可变长编码处理，生成第一种流数据；(b)算术编码部，对第一种流数据进行算术编码处理，生成第二种流数据；(c)第一记录区域，记录第二种流数据；以及(d)可变长解码部，对第一种流数据进行可变长解码处理，生成输出数据，上述可变长解码处理将上述第一种流数据解码为一种数据形式，该数据形式是在进行可变长编码处理以前的数据形式。
-
公开(公告)号：CN1898663A
公开(公告)日：2007-01-17
申请号：CN200580001336.9
申请日：2005-03-28
Applicant: 松下电器产业株式会社
IPC: G06F15/78
CPC classification number: G06F15/7832
Abstract: 半导体装置(100)包括：具有内部CPU(113)的处理器部(110)、内部接口部(130)、经由接口单元(143)连接外部CPU(201)的外部接口部(140)、多个处理电路(121～126)以及连接控制电路(180)。内部接口部(130)具有与内部CPU(113)连接的第一总线(191)、经由接口单元(143)与外部CPU(201)连接的第二总线(192)、对多个处理电路(121～126)的每一个连接到第一总线(191)或第二总线(192)进行选择的选择电路(131～136)。选择电路(131～136)的选择，由连接控制电路(180)按照内部CPU(113)或者外部CPU(201)的命令进行控制。各个处理电路(121～126)可由内部CPU(113)或者外部CPU(201)进行控制。
-
公开(公告)号：CN1174617C
公开(公告)日：2004-11-03
申请号：CN98102344.4
申请日：1998-06-04
Applicant: 松下电器产业株式会社
IPC: H04N7/15
CPC classification number: H04N21/643 , H04N7/148 , H04N19/152 , H04N19/423 , H04N19/50 , H04N19/61
Abstract: 一种图像处理装置，设置具有模拟映像信号和数字图像之间双向变换功能的变换单元和具有图像数据的符号化处理功能和符号化数据的译码处理功能的处理单元。按照编码器/译码器的转换信号转换图像数据及符号化数据的流向的数据传送控制单元，并且按照主/从设定信号转换关联符号化数据的传输时钟信号等的控制信号的发送、接收功能的处理控制单元。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.027 seconds)
