-
公开(公告)号：CN112052206B
公开(公告)日：2023-03-28
申请号：CN202010894200.1
申请日：2020-08-31
Applicant: 浙江双成电气有限公司 , 绍兴建元电力集团有限公司 , 国网浙江省电力有限公司绍兴供电公司 , 杭州晨晓科技股份有限公司
Inventor： 陈斌 , 齐银锋 , 杨才明 , 陈建平 , 金乃正 , 金军 , 朱玛 , 陶涛 , 李勇 , 张琦 , 顾建 , 李康毅 , 崔泓 , 周剑峰 , 董长征 , 谢永海 , 许晓飚
Abstract: 本发明涉及存储领域，尤其涉及基于仲裁的多端口数据存储系统，包括用户接口、用于为多端口读写存储管理的缓存管理模块以及用于为缓存管理模块和DDR控制器进行交互的控制器接口，缓存管理模块包括命令仲裁模块，用于采用BANK轮询的方式从多个队列请求中仲裁出一个用户请求命令，并将该用户请求命令送往命令切割模块；命令切割模块，用于根据要求将仲裁出来的用户请求命令切割成多个子命令；数据写入模块，用于将待写数据送入DDR控制器写数据缓存；数据读取模块，用于处理用户接口读命令请求，将存储的数据回送用户接口；自校验模块，用于检测数据在传输过程中是否出现错误。本发明增强数据存储的高可用性以及提高控制器的高效性。
-
Patent Agency Ranking
公开(公告)号：CN112052205A
公开(公告)日：2020-12-08
申请号：CN202010893761.X
申请日：2020-08-31
Applicant: 浙江双成电气有限公司 , 绍兴建元电力集团有限公司 , 国网浙江省电力有限公司绍兴供电公司 , 杭州晨晓科技股份有限公司
Inventor： 陈斌 , 齐银锋 , 杨才明 , 陈建平 , 金乃正 , 金军 , 朱玛 , 陶涛 , 李勇 , 张琦 , 顾建 , 李康毅 , 崔泓 , 周剑峰 , 董长征 , 谢永海 , 许晓飚
Abstract: 本发明涉及存储领域，尤其涉及一种基于FPGA的DDR3多端口读写存储管理方法，包括：采用BANK轮询的方式从多个队列请求中仲裁出一个用户请求命令；根据要求将仲裁出来的用户请求命令切割成多个子命令；子命令信息提取以及转换并翻译成可执行的命令格式；将待写数据送入写数据缓存；根据用户接口读命令请求，将存储的数据回送用户接口。本发明基于DDR芯片的BANK轮询机制既提高了DDR芯片的读写效率，又解决了多端口读写同一片DDR芯片冲突问题，极大的提高DDR芯片的工作效率。
-
公开(公告)号：CN110708133A
公开(公告)日：2020-01-17
申请号：CN201910936938.7
申请日：2019-09-29
Applicant: 杭州晨晓科技股份有限公司
IPC: H04J3/06 , G05B19/042
Abstract: 本申请公开了一种基于FPGA的系统内时钟同步和时间同步的方法及装置，该方法包括：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；根据所述解析后的数据帧提取出所述主子系统的系统时间；在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。本申请实现了系统时钟同步和系统时间同步，且实现方法简单可靠。
-
公开(公告)号：CN110708133B
公开(公告)日：2021-07-27
申请号：CN201910936938.7
申请日：2019-09-29
Applicant: 杭州晨晓科技股份有限公司
IPC: H04J3/06 , G05B19/042
Abstract: 本申请公开了一种基于FPGA的系统内时钟同步和时间同步的方法及装置，该方法包括：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；根据所述解析后的数据帧提取出所述主子系统的系统时间；在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。本申请实现了系统时钟同步和系统时间同步，且实现方法简单可靠。
-
公开(公告)号：CN112052206A
公开(公告)日：2020-12-08
申请号：CN202010894200.1
申请日：2020-08-31
Applicant: 浙江双成电气有限公司 , 绍兴建元电力集团有限公司 , 国网浙江省电力有限公司绍兴供电公司 , 杭州晨晓科技股份有限公司
Inventor： 陈斌 , 齐银锋 , 杨才明 , 陈建平 , 金乃正 , 金军 , 朱玛 , 陶涛 , 李勇 , 张琦 , 顾建 , 李康毅 , 崔泓 , 周剑峰 , 董长征 , 谢永海 , 许晓飚
Abstract: 本发明涉及存储领域，尤其涉及基于仲裁的多端口数据存储系统，包括用户接口、用于为多端口读写存储管理的缓存管理模块以及用于为缓存管理模块和DDR控制器进行交互的控制器接口，缓存管理模块包括命令仲裁模块，用于采用BANK轮询的方式从多个队列请求中仲裁出一个用户请求命令，并将该用户请求命令送往命令切割模块；命令切割模块，用于根据要求将仲裁出来的用户请求命令切割成多个子命令；数据写入模块，用于将待写数据送入DDR控制器写数据缓存；数据读取模块，用于处理用户接口读命令请求，将存储的数据回送用户接口；自校验模块，用于检测数据在传输过程中是否出现错误。本发明增强数据存储的高可用性以及提高控制器的高效性。
-
公开(公告)号：CN112052205B
公开(公告)日：2022-07-08
申请号：CN202010893761.X
申请日：2020-08-31
Applicant: 浙江双成电气有限公司 , 绍兴建元电力集团有限公司 , 国网浙江省电力有限公司绍兴供电公司 , 杭州晨晓科技股份有限公司
Inventor： 陈斌 , 齐银锋 , 杨才明 , 陈建平 , 金乃正 , 金军 , 朱玛 , 陶涛 , 李勇 , 张琦 , 顾建 , 李康毅 , 崔泓 , 周剑峰 , 董长征 , 谢永海 , 许晓飚
Abstract: 本发明涉及存储领域，尤其涉及一种基于FPGA的DDR3多端口读写存储管理方法，包括：采用BANK轮询的方式从多个队列请求中仲裁出一个用户请求命令；根据要求将仲裁出来的用户请求命令切割成多个子命令；子命令信息提取以及转换并翻译成可执行的命令格式；将待写数据送入写数据缓存；根据用户接口读命令请求，将存储的数据回送用户接口。本发明基于DDR芯片的BANK轮询机制既提高了DDR芯片的读写效率，又解决了多端口读写同一片DDR芯片冲突问题，极大的提高DDR芯片的工作效率。
-
-
-
-
-
Search Results
6
records
(took 0.021 seconds)
