公开(公告)号：CN103377154A

公开(公告)日：2013-10-30

申请号：CN201210125461.2

申请日：2012-04-25

Applicant: 无锡江南计算技术研究所

Inventor： 高剑刚 ,  吕晖 ,  虞美兰 ,  姚玉良 ,  丁亚军 ,  宋新亮 ,  刘伟

IPC: G06F13/16 ,  G06F9/38 ,  G06F1/16

Abstract: 一种存储器的访存控制装置及方法、处理器及北桥芯片。所述存储器的访存控制装置，包括：请求解析单元，用于将访存请求解析成操作命令序列，所述操作命令序列包括若干操作命令；仲裁单元，用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁，以将操作命令发送至所述存储器。相对于现有技术，本发明技术方案通过请求解析单元并行地发送操作命令序列，并利用第一时序约束、第二时序约束和第三时序约束控制发送同一操作命令序列中的当前操作命令和与所述当前操作命令相邻的前一操作命令之间的时间间隔，不仅可以并行访问多个存储体，而且能够并行访问多个存储体组，实现了多维并行访存，显著缩短访存请求的平均处理时间，提高系统整体访存性能。

公开(公告)号：CN103377154B

公开(公告)日：2016-04-13

申请号：CN201210125461.2

申请日：2012-04-25

Applicant: 无锡江南计算技术研究所

Inventor： 高剑刚 ,  吕晖 ,  虞美兰 ,  姚玉良 ,  丁亚军 ,  宋新亮 ,  刘伟

IPC: G06F13/16 ,  G06F9/38 ,  G06F1/16

Abstract: 一种存储器的访存控制装置及方法、处理器及北桥芯片。所述存储器的访存控制装置，包括：请求解析单元，用于将访存请求解析成操作命令序列，所述操作命令序列包括若干操作命令；仲裁单元，用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁，以将操作命令发送至所述存储器。相对于现有技术，本发明技术方案通过请求解析单元并行地发送操作命令序列，并利用第一时序约束、第二时序约束和第三时序约束控制发送同一操作命令序列中的当前操作命令和与所述当前操作命令相邻的前一操作命令之间的时间间隔，不仅可以并行访问多个存储体，而且能够并行访问多个存储体组，实现了多维并行访存，显著缩短访存请求的平均处理时间，提高系统整体访存性能。