-
公开(公告)号：CN119743969A
公开(公告)日：2025-04-01
申请号：CN202411950010.1
申请日：2024-12-27
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种增强栅氧可靠性的SiC MOSFET器件及制备方法，涉及半导体技术领域。在N‑区中依次形成P+区和栅底氧化层，栅底氧化层可以在不影响器件导通电阻的情况下显著提高栅氧底部的可靠性，且栅底氧化层也可降低芯片的Crss寄生电容，有利于器件高频应用；再利用P+区屏蔽栅氧底部的电场，可进一步提升栅氧可靠性。
-
公开(公告)号：CN118629867A
公开(公告)日：2024-09-10
申请号：CN202410712262.4
申请日：2024-06-04
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/329 , H01L29/872 , H01L23/31
Abstract: 一种提高可靠性能力的碳化硅二极管及其制备方法，涉及半导体技术领域。通过改变无机钝化层的组成结构，设计成了SiO2、SiN、SiO2三明治的结构，其中每层SiO2的厚度不小于200nm，SiN的厚度不小于600nm，上层为有机钝化层。类似三明治的三层结构使得器件在高压的H3TRB可靠性项目中能够更好得到保护，在高压的H3TRB项目中，随着项目的进行，三层结构的无机钝化层可以保证器件在实验过程中更好的隔绝水汽，保护碳化硅外延层，从而提高器件的高压H3TRB的可靠性。
-
公开(公告)号：CN118800803A
公开(公告)日：2024-10-18
申请号：CN202411176651.6
申请日：2024-08-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 一种改善电场集中的SiC VDMOS器件制备方法。涉及半导体技术领域。包括如下步骤：S100，在N+衬底层上依次形成N型缓冲层和N‑漂移层；S200，在N‑漂移层上利用光刻胶形成缓斜角区域，通过离子注入形成浅掺杂的P‑Well区；S300，在P‑Well区内离子注入依次形成侧部相互连接的N+区和P+区，并通过离子激活S400，在P‑Well区上通过干氧热氧化工艺形成栅氧化层，并在栅氧化层上淀积Poly层；S500，在Poly层的上面淀积介质层，隔离栅电极和源电极金属；S600，在P+区和N+区的顶面形成源极欧姆接触合金层；S700，金属溅射形成源极金属层；背面通过背面减薄工艺，溅射形成漏极金属层。本发明电场集中效应减小，器件的阻断性能得到优化，导致JFET电阻减小，增强了芯片过流能力。
-
公开(公告)号：CN118800784A
公开(公告)日：2024-10-18
申请号：CN202411176648.4
申请日：2024-08-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 一种双沟槽型的SiC MOSFET器件及其制备方法。涉及半导体技术领域。包括如下步骤：S100，在N+衬底层上形成N‑外延层和PW区；S200，在PW区上刻蚀形成若干间隔设置的栅极沟槽区；S300，在PW区上通过Al离子注入形成P+区，并在P+区的侧部通过离子注入形成N+区（6）；S400，在P+区上通过刻蚀形成源极沟槽区，并在源极沟槽区内侧壁形成欧姆接触合金；S500，在栅极沟槽区的侧壁和底部淀积栅氧层，并通过Poly层填充，作为栅电极引出；S600，在N‑外延层上形成隔离介质层；并在隔离介质层的侧部形成欧姆接触合金层，与P+区和N+区的上方形成欧姆接触；本发明通过在源区引入沟槽结构，抑制了栅氧化层处的峰值电场，改善沟槽MOSFET栅氧化层可靠性问题。
-
-
Patent Agency Ranking
公开(公告)号：CN119584574A
公开(公告)日：2025-03-07
申请号：CN202411854926.7
申请日：2024-12-17
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种集成SBD的SiC MOSFET器件及制备方法，涉及半导体技术领域。在SiC MOSFET芯片内部设置了SBD结构与自带的体二极管并联，内嵌的SBD二极管利用沟槽结构增加了垂直方向上N+区与金属接触的面积，同时N+区的掺杂浓度远大于N‑漂移层，这样重掺杂的N+区也可以降低内嵌的SBD二极管导通压降，大大提升了SiC MOSFET器件的续流能力，减小了功率损耗。在阻断状态下，深注入的PP区有利于屏蔽内嵌的SBD区域和栅沟槽底部的高电场，可提高器件的可靠性。
-
公开(公告)号：CN119364794A
公开(公告)日：2025-01-24
申请号：CN202411492254.X
申请日：2024-10-24
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种提高栅氧可靠性具有分裂栅的SiC MOSFET器件及其制备方法，涉及半导体技术领域。本发明在反向阻断工作模式下，第二P+区与第一N+区形成PN结，可以屏蔽强电场，增加器件耐压，栅氧电场下降。同时P‑body下方区域的P+区能够减少P‑body区拐角被击穿的风险，从而保护栅氧，提高器件可靠性。在沟道周围设置了N+导电区，即第二N+区，可以降低电流通路的导通电阻。采用分裂栅的形式，可以减少栅极与N‑耐压区的重合区域，从而达到减少栅极电容的目的，在一定程度上可提高器件的开关性能，降低开关损耗。
-
公开(公告)号：CN119789443A
公开(公告)日：2025-04-08
申请号：CN202411955197.4
申请日：2024-12-27
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种减小漏电的SiC SBD二极管及制备方法，涉及半导体技术领域。SiC SBD二极管中利用氧化层将Poly电极与N‑漂移层绝缘，形成平面电容器，在反向阻断时Poly电极两侧排斥周围的电子，使上层N‑漂移层耗尽区扩展，肖特基界面处的电场强度下降，减弱肖特基效应，减小漏电。同时利用刻蚀沟槽将P型掩蔽层延伸至N‑漂移层内部，且与正极连接等电位，在器件反向阻断时，电场峰值由表面向下移动，远离肖特基界面,从而减小漏电。
-
公开(公告)号：CN119133234A
公开(公告)日：2024-12-13
申请号：CN202411176603.7
申请日：2024-08-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/47 , H01L29/45 , H01L21/336
Abstract: 一种提高反向续流的双沟槽SiC MOSFET器件及制备方法。涉及半导体技术领域。包括如下步骤：S100，在N+衬底层外延生长形成N‑外延层，并通过离子注入在N‑外延层顶部形成PW区；S200，对PW区顶面进行刻蚀，形成多个栅极沟槽区；S300，在PW区内次注入形成第一P+区、第二P+区、第一N+区和第二N+区；S400，在第一P+区上刻蚀源极沟槽区，并在源极沟槽区侧壁形成欧姆接触合金，与源极沟槽两侧的P+区形成欧姆接触；S500，在栅极沟槽区侧壁和槽底淀积一层栅氧层，并通过Poly层填充，作为栅电极引出；S600，在N‑外延层上依次形成隔离介质层、欧姆接触合金层、肖特基金属层和正面电极金属层。本发明抑制了栅氧化层处的峰值电场，可以改善沟槽MOSFET栅氧化层可靠性问题。
-
公开(公告)号：CN119069356A
公开(公告)日：2024-12-03
申请号：CN202411298565.2
申请日：2024-09-18
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 一种N型埋层结构的SiC UMOSFET器件及制备方法。涉及半导体技术领域。包括如下步骤：S100，在重掺杂的N+衬底层的上依次生长N型缓冲层和一次N‑漂移层；S200，在一次N‑漂移层上通过离子注入依次形成重掺杂的N+区和轻掺杂的N‑区；S300，在一次N‑漂移层、N+区和N‑区的上外延生长一层二次N‑漂移层；S400，在二次N‑漂移层上通过离子注入形成的P‑well区，并在P‑well区上通过离子注入形成重掺杂的NP区和重掺杂的PP区，注入完成后高温离子激活；S500，在NP区上通过干法刻蚀形成沟槽；并在沟槽的内依次形成栅氧化层和Poly层；本发明减少激发衬底上的BPD缺陷蔓延机会，改善了器件的双极退化效应。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.039 seconds)
