-
公开(公告)号：CN119421437A
公开(公告)日：2025-02-11
申请号：CN202411544375.4
申请日：2024-10-31
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种终端欧姆接触间隔排布的SiC器件及制备方法，涉及半导体技术领域。包括从下而上依次设置的SiC Sub层和SiC Drift层；所述SiC Drift层上设有：Pwell区，设有若干，分别从所述SiC Drift层顶面间隔向下延伸，与所述SiC Drift层（2）底面设有间距；NP区，从源区的所述Pwell区顶面向下延伸，与所述Pwell区底面设有间距；PP区，设有若干，分别从所述Pwell区顶面向下延伸；源区内的所述PP区与NP区连接；JTE区，位于终端区，从所述SiC Drift层顶面向下延伸，并与所述PP区连接；本发明在提高器件反向耐压能力的同时还减小了漏源寄生电容Cds所带来的开关性能的影响。
-
公开(公告)号：CN119421436A
公开(公告)日：2025-02-11
申请号：CN202411544372.0
申请日：2024-10-31
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种集成JBS的SiC场效应晶体管器件及其制备方法，涉及半导体技术领域。通过在间隔排布的P‑body区和SiC Drift层之间形成的JFET区上，刻蚀形成平台区，并在上表面离子注入形成P+区，制备肖特基接触后实现了内部集成JBS二极管，在不过多增加芯片面积的同时减小了续流损耗。并且此设计还减小了栅极处Poly层和栅氧化层与SiC Drift层的耦合面积，从而减小了器件的栅漏寄生电容Cgd，提高了器件的开关性能，减小开关损耗。
-
公开(公告)号：CN119069357A
公开(公告)日：2024-12-03
申请号：CN202411380578.4
申请日：2024-09-30
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 一种高饱和电流的SiC MOSFET及制备方法。涉及半导体技术领域。包括如下步骤：S100，在SiC Sub层的顶面通过外延沉积形成SiC Drift层，并在SiC Drift层内依次形成N区和Pwell区；S200，在Pwell区的顶面依次形成P区和NP区；S300，在NP区的顶面通过Al离子注入形成PP区，并通过高温离子退火使注入区激活形成；S400，在NP区的顶面通过向下刻蚀形成间隔排布的沟槽；在沟槽内依次形成栅氧化层和Poly层；S500，在NP区的顶面依次形成隔离介质层、欧姆接触合金层；S600，在器件顶面形成正面电极金属层。本发明作为通流路径的沟道宽度增大，提高了SiC MOSFET器件的通流能力，饱和电流也得到提高。
-
公开(公告)号：CN117316982A
公开(公告)日：2023-12-29
申请号：CN202311405646.3
申请日：2023-10-27
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 隔离栅的碳化硅晶体管及其制备方法。涉及半导体技术领域。包括从下而上依次连接的碳化硅衬底，碳化硅漂移层和正面金属层；所述碳化硅漂移层的顶面设有向下延伸的PW区；所述PW区的顶面设有向下延伸的NP区；所述NP区内设有向下延伸的PP区；所述碳化硅漂移层的顶面依次设有向上伸入正面金属层内的栅氧层和Poly层；所述碳化硅漂移层的顶面设有包裹所述栅氧层和Poly层的氧化物隔离层，所述氧化物隔离层底端分别与碳化硅漂移层和NP区连接；所述氧化物隔离层的侧部设有与PP区连接的欧姆接触金属层。本发明一定程度上可提高器件的开关性能，降低开关损耗。
-
公开(公告)号：CN119584574A
公开(公告)日：2025-03-07
申请号：CN202411854926.7
申请日：2024-12-17
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种集成SBD的SiC MOSFET器件及制备方法，涉及半导体技术领域。在SiC MOSFET芯片内部设置了SBD结构与自带的体二极管并联，内嵌的SBD二极管利用沟槽结构增加了垂直方向上N+区与金属接触的面积，同时N+区的掺杂浓度远大于N‑漂移层，这样重掺杂的N+区也可以降低内嵌的SBD二极管导通压降，大大提升了SiC MOSFET器件的续流能力，减小了功率损耗。在阻断状态下，深注入的PP区有利于屏蔽内嵌的SBD区域和栅沟槽底部的高电场，可提高器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN119421439A
公开(公告)日：2025-02-11
申请号：CN202411544383.9
申请日：2024-10-31
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种具备沟槽栅氧保护结的SiC器件及制备方法。涉及半导体技术领域。包括如下步骤：S100，在SiC Sub层的顶面依次形成SiC Drift层、P‑body区和NP区；S200，在NP区的顶面向下刻蚀形成第一沟槽；S300，在第一沟槽的底面通过向下刻蚀形成第二沟槽；S400，在第二沟槽的底面通过Al离子注入形成P‑shield区；S500，在第一沟槽和第二沟槽的侧壁通过高温干氧氧化形成栅氧化层；S600，在栅氧化层的表面通过多晶硅沉积方式形成Poly层；S700，在NP区、栅氧化层和Poly层以及P‑shield区的顶面通过氧化物沉积方式形成隔离介质层；本发明在P‑shield区顶面制备欧姆接触连接源电极，实现了P‑shield区接地处理，进一步提高其保护能力。
-
公开(公告)号：CN119028823A
公开(公告)日：2024-11-26
申请号：CN202411384451.X
申请日：2024-09-30
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 一种坚固短路特性的SiC晶体管及制备方法。涉及半导体技术领域。包括如下步骤：S100，在SiC Sub层的顶面通过外延沉积形成SiC Drift层，并SiC Drift层内注入形成一层P区；S200，在SiC Drift层的顶面外延沉积形成N区，并在N区内依次形成Pwell区和NP区，通过高温离子退火使注入区激活形成；S300，在NP区的顶面向下刻蚀形成沟槽；S400，在沟槽内形成栅氧化层；S500，在沟槽内部通过多晶硅沉积方式形成Poly层；S600，在栅氧化层和Poly层顶面形成隔离介质层；S700，在NP区的顶面通过Ni金属溅射后快速热退火形成正面欧姆接触合金层；S800，在器件最上方通过Ti和AlCu金属溅射形成正面电极金属层。本发明避免沟道底部拐角栅氧化层的提前击穿失效，提高了器件的使用可靠性。
-
公开(公告)号：CN117317017A
公开(公告)日：2023-12-29
申请号：CN202311405655.2
申请日：2023-10-27
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种碳化硅MOSFET器件及其制备方法。涉及半导体技术领域。包括从下而上依次设置的碳化硅衬底和碳化硅漂移层；所述碳化硅漂移层的顶面设有若干间隔向下延伸的PW区；所述PW区的顶面设有向下延伸的NP区和PP区一；相邻所述PW区之间设有源级处沟槽，所述源级处沟槽的槽底设有向下延伸的PP区二；所述碳化硅漂移层顶面的端部和中部分别设有从下而上依次设置的栅氧层、Poly层和隔离层；所述隔离层从侧部向下延伸与NP区连接；本发明通过在碳化硅MOSFET中形成沟槽体二极管，使得体二极管导通从N型漂移层开始，提高了体二极管的导通能力，并且有效避免了由于电子和空穴的复合现象而导致的晶格缺陷蔓延，从而减小双极退化现象引起的器件性能退化。
-
公开(公告)号：CN117316984A
公开(公告)日：2023-12-29
申请号：CN202311405650.X
申请日：2023-10-27
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/872 , H01L21/329
Abstract: 一种新型源区沟槽碳化硅二极管器件及其制备方法。涉及半导体技术领域。包括从下而上依次设置的背面加厚金属、背面欧姆接触金属、碳化硅衬底、碳化硅外延层和N型注入区；所述N型注入区的顶面设有伸入碳化硅外延层的终端沟槽和若干间隔设置的源区沟槽；所述源区沟槽的槽底设有向下延伸的P型注入区；所述终端沟槽的顶面设有伸入碳化硅外延层的P型主结和若干间隔设置的P型分压环；所述碳化硅外延层上设有覆盖P型主和若干P型分压环的场氧层；本发明在不增加单颗芯片面积和工艺复杂程度的基础上，进一步降低了器件的正向导通压降。
-
公开(公告)号：CN117316983A
公开(公告)日：2023-12-29
申请号：CN202311405648.2
申请日：2023-10-27
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种提升SIC功率器件短路鲁棒性的结构及制造方法。涉及功率半导体技术领域。包括以下步骤：步骤001，提供一种N型重掺杂类型的衬底，即为N+型SiC半导体衬底，掺杂浓度为360~400um，掺杂浓度为1e19 cm‑2；N+型衬底具有两个表面，分为正面与背面，在正面形成一层N型缓冲层，厚度为0.8~1um，掺杂浓度为1e18 cm‑2；在N型缓冲层覆盖N型轻掺杂类型的漂移层1e16 cm‑2，,即为背面形成金属电极层N‑型漂移层，厚度为；步骤5~15um002，，在漂移层的表面通掺杂浓度为5e15~过光刻掩膜，进行P型掺杂形成P‑Well阱区；本发明制作工艺简单，效果显著，可以应用于新型碳化硅MOSFET功率器件的制造。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.036 seconds)
