公开(公告)号：CN1295784C

公开(公告)日：2007-01-17

申请号：CN200410059848.8

申请日：2004-06-25

Applicant: 尔必达存储器株式会社 ,  株式会社日立ULSI系统 ,  株式会社日立制作所

Inventor： 渡边由布子 ,  荒井公司 ,  成井诚司

IPC: H01L23/50 ,  G03F1/08

CPC classification number: G11C7/18 ,  H01L23/5226 ,  H01L27/10882 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 在其中形成通孔的部分上形成具有相同宽度的位线和一对的两条钨布线，使得该位线和钨布线以规则间隔布置。在该钨布线之间形成用于连接到另一布线层连接的通孔。在该通孔上形成由钨制成的连接布线，从而在该通孔周围具有预先确定的裕度。在光刻处理中，形成具有足够小使得光致抗蚀剂感测不到的宽度的狭缝，从而其跨越在通孔上。

公开(公告)号：CN1577081A

公开(公告)日：2005-02-09

申请号：CN200410059848.8

申请日：2004-06-25

Applicant: 尔必达存储器株式会社 ,  株式会社日立ULSI系统 ,  株式会社日立制作所

Inventor： 渡边由布子 ,  荒井公司 ,  成井诚司

IPC: G03F1/08 ,  H01L21/027 ,  H01L27/04

CPC classification number: G11C7/18 ,  H01L23/5226 ,  H01L27/10882 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 在其中形成通孔的部分上形成具有相同宽度的位线和一对的两条钨布线，使得该位线和钨布线以规则间隔布置。在该钨布线之间形成用于连接到另一布线层连接的通孔。在该通孔上形成由钨制成的连接布线，从而在该通孔周围具有预先确定的裕度。在光刻处理中，形成具有足够小使得光致抗蚀剂感测不到的宽度的狭缝，从而其跨越在通孔上。

公开(公告)号：CN101221808A

公开(公告)日：2008-07-16

申请号：CN200810002051.2

申请日：2008-01-09

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 秋山悟 ,  关口知纪 ,  竹村理一郎 ,  中谷浩晃 ,  宫武伸一 ,  渡边由布子

IPC: G11C11/4091 ,  G11C11/4096

CPC classification number: G11C11/4091 ,  H01L27/10897

Abstract: 本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。

公开(公告)号：CN101740114A

公开(公告)日：2010-06-16

申请号：CN200910251217.9

申请日：2008-01-09

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 秋山悟 ,  关口知纪 ,  竹村理一郎 ,  中谷浩晃 ,  宫武伸一 ,  渡边由布子

IPC: G11C11/4063 ,  G11C11/4091

CPC classification number: G11C11/4091 ,  H01L27/10897

Abstract: 本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。

公开(公告)号：CN101221808B

公开(公告)日：2010-06-02

申请号：CN200810002051.2

申请日：2008-01-09

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 秋山悟 ,  关口知纪 ,  竹村理一郎 ,  中谷浩晃 ,  宫武伸一 ,  渡边由布子

IPC: G11C11/4091 ,  G11C11/4096

CPC classification number: G11C11/4091 ,  H01L27/10897

Abstract: 本发明提供兼顾了高集成、低功耗高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。