-
公开(公告)号:CN101249904A
公开(公告)日:2008-08-27
申请号:CN200810081335.5
申请日:2008-02-25
Applicant: 富士通株式会社
CPC classification number: H05K13/0084
Abstract: 本发明提供了一种载带和包括所述载带的电子元件容置件,当所述载带卷绕起来时,不管彼此重叠的上部载带和下部载带的容置部的位置如何,都能可靠地固定于容置部中所容置的电子元件,以防所述电子元件从所述容置部中移开。在具有容置所述电子元件并沿纵向形成的多个容置部的各载带中,多个凸起设置在所述容置部的底部表面上,并且设置于彼此相邻的所述容置部之间的间隔部的表面形成为低于所述载带的引导部的表面。
-
公开(公告)号:CN1993034A
公开(公告)日:2007-07-04
申请号:CN200610059654.7
申请日:2006-03-17
Applicant: 富士通株式会社
IPC: H05K13/02 , B65B15/00 , B65B31/02 , H01L21/677
CPC classification number: B65B15/04 , H05K13/0419
Abstract: 一种具有密封结构的电子器件接收装置,包括能将电子器件接收到电子器件接收装置中的条带。该条带弹性容纳电子器件且在电子器件接收装置内部运行。用于装载/卸载的敞口部分和条带拉伸机构设置在电子器件接收装置内部。用于装载/卸载的敞口部分设置在条带上方,从而将电子器件装载到条带上和从条带上卸载。用于装载/卸载的敞口部分配置有开启电子器件接收装置的开口部分。条带拉伸部分在与条带的运行方向基本垂直的方向上拉伸条带。
-
公开(公告)号:CN1264923A
公开(公告)日:2000-08-30
申请号:CN00102404.3
申请日:2000-02-23
Applicant: 富士通株式会社
IPC: H01L23/50 , H01L23/522 , H01L21/50 , H01L21/32 , H01L21/768
CPC classification number: H01L24/10 , H01L23/3114 , H01L24/02 , H01L24/06 , H01L24/13 , H01L24/48 , H01L25/0657 , H01L2224/02375 , H01L2224/0401 , H01L2224/04042 , H01L2224/05599 , H01L2224/13 , H01L2224/13099 , H01L2224/16145 , H01L2224/274 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/48465 , H01L2224/731 , H01L2224/73265 , H01L2224/85399 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06527 , H01L2225/06572 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/181 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207 , H01L2224/45099
Abstract: 在本发明的半导体器件及其制造方法中,在半导体衬底(11)中设置具有多个端子的电路;在该衬底上设置与电路的端子相连接的内部布线图案(12);在衬底上设置覆盖衬底的保护层(14);在衬底上设置从保护层上伸出并与内部布线图案相连接的通路(13);在保护层上设置与通路相连接的外部布线图案(15);在外部布线图案上设置伸出电极(16);并在保护层上设置覆盖伸出电极的侧面和外部布线图案的外表面的树脂封闭层(17)。
-
-