公开(公告)号：CN1384549A

公开(公告)日：2002-12-11

申请号：CN02121844.7

申请日：2002-03-29

Applicant: 富士通株式会社

Inventor： 入野清 ,  森崎祐辅 ,  杉田义博 ,  谷田义明 ,  射场义久

IPC: H01L29/78 ,  H01L27/092

Abstract: 本发明的目的是在具有高介电体栅绝缘膜的超高速半导体装置中,抑制杂质元素从介入高介电体栅绝缘膜的栅电极到Si基板的扩散,或金属元素或氧原子从高介电体栅绝缘膜到Si基板或到栅电极的扩散。在通过原子层堆积形成高介电体栅绝缘膜时,形成将Si基板表面通过氧原子层均匀覆盖,在其上以在高介电体膜的上下通过氮原子层均匀覆盖的形式形成高介电体膜。

公开(公告)号：CN100442471C

公开(公告)日：2008-12-10

申请号：CN200510099963.2

申请日：2005-09-12

Applicant: 富士通株式会社

Inventor： 射场义久

IPC: H01L21/768 ,  H01L23/52

Abstract: 本发明提供一种半导体器件及其制造方法，其中当通过使用覆盖除通孔形成区之外的区域的硬掩模20和覆盖除互连沟槽形成区之外的区域的硬掩模22作为掩模，在绝缘膜16、18中形成通孔26和互连沟槽32时，各向同性地蚀刻硬掩模20以在通孔形成区的外围暴露层间绝缘膜18的上表面，并且除该外围之外保留该互连沟槽形成区中的硬掩模20，然后各向异性地蚀刻硬掩模20和绝缘膜18、16，从而形成在上部具有宽度增加部分34的通孔26，和在宽度增加部分34连接至该通孔26的互连沟槽32。

公开(公告)号：CN1873944A

公开(公告)日：2006-12-06

申请号：CN200510099963.2

申请日：2005-09-12

Applicant: 富士通株式会社

Inventor： 射场义久

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76835 ,  H01L21/76804 ,  H01L21/76808 ,  H01L21/76811 ,  H01L21/76813 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法，其中当通过使用覆盖除通孔形成区之外的区域的硬掩模20和覆盖除互连沟槽形成区之外的区域的硬掩模22作为掩模，在绝缘膜16、18中形成通孔26和互连沟槽32时，各向同性地蚀刻硬掩模20以在通孔形成区的外围暴露层间绝缘膜18的上表面，并且除该外围之外保留该互连沟槽形成区中的硬掩模20，然后各向异性地蚀刻硬掩模20和绝缘膜18、16，从而形成在上部具有宽度增加部分34的通孔26，和在宽度增加部分34连接至该通孔26的互连沟槽32。

公开(公告)号：CN1206736C

公开(公告)日：2005-06-15

申请号：CN02121844.7

申请日：2002-03-29

Applicant: 富士通株式会社

Inventor： 入野清 ,  森崎祐辅 ,  杉田义博 ,  谷田义明 ,  射场义久

IPC: H01L29/78 ,  H01L27/092

Abstract: 本发明的目的是在具有高介电体栅绝缘膜的超高速半导体装置中，抑制杂质元素从介入高介电体栅绝缘膜的栅电极到Si基板的扩散，或金属元素或氧原子从高介电体栅绝缘膜到Si基板或到栅电极的扩散。在通过原子层堆积形成高介电体栅绝缘膜时，形成将Si基板表面通过氧原子层均匀覆盖，在其上以在高介电体膜的上下通过氮原子层均匀覆盖的形式形成高介电体膜。