-
Patent Agency Ranking
公开(公告)号：CN112486693B
公开(公告)日：2023-07-07
申请号：CN202010928271.9
申请日：2020-09-07
Applicant: 富士通株式会社
IPC: G06F9/52
Abstract: 在实施方式中描述了屏障同步系统、并行信息处理设备等。在示例中，提供了用于在屏障同步中减少等待时间并且提高处理速度的解决方案。并行信息处理设备包括：完成信息存储装置，其被配置成存储完成信息，其中，完成信息包括与自身设备的处理的完成有关的信息以及与位于树结构中的下级信息处理设备的处理的完成有关的信息；以及控制电路，其被配置成：响应于指示当前状态达到给定条件的确定结果，指示所指定的信息处理设备强制中止处理，所指定的信息处理设备是在多个信息处理设备中的所有信息处理设备均已经完成处理之前尚未完成处理的设备。
-
公开(公告)号：CN111353578A
公开(公告)日：2020-06-30
申请号：CN201911319384.2
申请日：2019-12-19
Applicant: 富士通株式会社
Abstract: 本发明公开了信息处理装置、神经网络程序和用于神经网络的处理方法。信息处理装置包括处理器，该处理器包括执行积和运算的第一运算电路、执行特定运算的第二运算电路和寄存器。该处理器在神经网络中的第一层中执行包括特定运算的第一运算。在当由第二运算电路执行特定运算时第一运算所需的第二运算时间小于转储时间的情况下，处理器通过由第二运算电路计算特定运算的第二方法来执行第一运算。或者，在当通过由第一运算电路通过近似计算来计算特定运算的第一方法执行时第一运算所需的第一运算时间小于转储时间的情况下，处理器通过第一方法来执行第一运算。
-
公开(公告)号：CN112486693A
公开(公告)日：2021-03-12
申请号：CN202010928271.9
申请日：2020-09-07
Applicant: 富士通株式会社
IPC: G06F9/52
Abstract: 在实施方式中描述了屏障同步系统、并行信息处理设备等。在示例中，提供了用于在屏障同步中减少等待时间并且提高处理速度的解决方案。并行信息处理设备包括：完成信息存储装置，其被配置成存储完成信息，其中，完成信息包括与自身设备的处理的完成有关的信息以及与位于树结构中的下级信息处理设备的处理的完成有关的信息；以及控制电路，其被配置成：响应于指示当前状态达到给定条件的确定结果，指示所指定的信息处理设备强制中止处理，所指定的信息处理设备是在多个信息处理设备中的所有信息处理设备均已经完成处理之前尚未完成处理的设备。
-
公开(公告)号：CN112288124A
公开(公告)日：2021-01-29
申请号：CN202010698013.6
申请日：2020-07-20
Applicant: 富士通株式会社
Abstract: 本发明涉及信息处理程序、信息处理方法和信息处理设备。一种信息处理程序，该信息处理程序使一个或多个计算机执行处理以：执行通过迭代线性分析进行非线性分析的第一过程；以及执行第二过程，该第二过程基于线性分析的每次迭代的残差转变和计算时间，通过预测模型预测要用于线性分析的收敛确定的残差阈值，其中，线性分析的每次迭代的残差转变和计算时间是通过第一过程针对每个残差阈值使用多个实验值获得的。该信息处理程序还使一个或多个计算机执行处理以通过使用设置在存储器中的共享存储器的过程间通信执行第一过程与第二过程之间的数据传递。
-
公开(公告)号：CN112486728A
公开(公告)日：2021-03-12
申请号：CN202010934575.6
申请日：2020-09-08
Applicant: 富士通株式会社
Abstract: 提供了障碍同步电路、障碍同步方法以及并行信息处理装置。一种障碍同步电路，其对由多个处理电路并行执行的多个处理执行障碍同步，该障碍同步电路包括：第一确定电路，其被配置成确定多个处理电路中已经完成处理的第一处理电路的数目是否等于或大于第一阈值；以及指示电路，其被配置成在通过第一确定电路确定该数目等于或大于第一阈值的情况下，指示多个处理电路中尚未完成处理的第二处理电路强制停止处理。
-
-
-
-
Search Results
5
records
(took 0.065 seconds)
