公开(公告)号：CN112486693B

公开(公告)日：2023-07-07

申请号：CN202010928271.9

申请日：2020-09-07

Applicant: 富士通株式会社

Inventor： 中川香苗 ,  新井正树 ,  富田安基

IPC: G06F9/52

Abstract: 在实施方式中描述了屏障同步系统、并行信息处理设备等。在示例中，提供了用于在屏障同步中减少等待时间并且提高处理速度的解决方案。并行信息处理设备包括：完成信息存储装置，其被配置成存储完成信息，其中，完成信息包括与自身设备的处理的完成有关的信息以及与位于树结构中的下级信息处理设备的处理的完成有关的信息；以及控制电路，其被配置成：响应于指示当前状态达到给定条件的确定结果，指示所指定的信息处理设备强制中止处理，所指定的信息处理设备是在多个信息处理设备中的所有信息处理设备均已经完成处理之前尚未完成处理的设备。

公开(公告)号：CN113934433A

公开(公告)日：2022-01-14

申请号：CN202110505240.7

申请日：2021-05-10

Applicant: 富士通株式会社

Inventor： 新井正树

IPC: G06F8/61

Abstract: 本发明涉及程序重写装置、存储介质和程序重写方法。由计算机执行的程序重写方法，该方法包括：重写程序以通过以多种数据类型对多个变量中的第一变量执行操作来输出第一输出组；重写程序以通过以多种数据类型对所述多个变量中的第二变量执行操作来输出第二输出组；从第一输出组和第二输出组中识别满足预定标准的第三输出组作为执行经重写的程序的结果；将与第三输出组相对应的数据类型确定为使用数据类型；以及输出其中针对所述多个变量中的每一个设置了使用数据类型的程序。

公开(公告)号：CN112241377A

公开(公告)日：2021-01-19

申请号：CN202010553654.2

申请日：2020-06-17

Applicant: 富士通株式会社

Inventor： 新井正树

IPC: G06F12/0895 ,  G06F12/0862

Abstract: 提供了信息处理设备和信息处理方法，信息处理设备包括：接收单元，其接收输入程序的输入，在该输入程序中，多个语句被写入循环中；程序生成单元，其通过重写输入程序来生成计数程序，该计数程序用于使计算机器执行在针对语句的对中的每个对，执行循环时，对所预期的缓存未命中的次数和缓存命中的次数进行计数的处理；以及分裂单元，其基于在处理中所计数的缓存未命中的次数和缓存命中的次数将循环分割成多个循环。

公开(公告)号：CN112486728A

公开(公告)日：2021-03-12

申请号：CN202010934575.6

申请日：2020-09-08

Applicant: 富士通株式会社

Inventor： 中川香苗 ,  新井正树 ,  富田安基

IPC: G06F11/14 ,  G06F9/38

Abstract: 提供了障碍同步电路、障碍同步方法以及并行信息处理装置。一种障碍同步电路，其对由多个处理电路并行执行的多个处理执行障碍同步，该障碍同步电路包括：第一确定电路，其被配置成确定多个处理电路中已经完成处理的第一处理电路的数目是否等于或大于第一阈值；以及指示电路，其被配置成在通过第一确定电路确定该数目等于或大于第一阈值的情况下，指示多个处理电路中尚未完成处理的第二处理电路强制停止处理。

公开(公告)号：CN112506566A

公开(公告)日：2021-03-16

申请号：CN202010825005.3

申请日：2020-08-17

Applicant: 富士通株式会社

Inventor： 新井正树

IPC: G06F9/30 ,  G06F9/38

Abstract: 描述了信息处理设备、用于存储信息处理程序的非暂态计算机可读存储介质以及信息处理方法。在实施方式中，提供了有效地确定多个简化处理中的每个被应用于程序的程度的解决方案。例如，信息处理设备包括：存储装置，其存储程序指令；以及处理器，其执行程序指令，所述程序指令包括：基于针对在第一位置处生成的多个执行结果的评估结果，从包括在第一集合中的多个候选值中选择第一候选值，以及基于针对在第二位置处生成的多个执行结果的评估结果，从包括在第二集合中的多个候选值中选择第二候选值。

公开(公告)号：CN112486693A

公开(公告)日：2021-03-12

申请号：CN202010928271.9

申请日：2020-09-07

Applicant: 富士通株式会社

Inventor： 中川香苗 ,  新井正树 ,  富田安基

IPC: G06F9/52

Abstract: 在实施方式中描述了屏障同步系统、并行信息处理设备等。在示例中，提供了用于在屏障同步中减少等待时间并且提高处理速度的解决方案。并行信息处理设备包括：完成信息存储装置，其被配置成存储完成信息，其中，完成信息包括与自身设备的处理的完成有关的信息以及与位于树结构中的下级信息处理设备的处理的完成有关的信息；以及控制电路，其被配置成：响应于指示当前状态达到给定条件的确定结果，指示所指定的信息处理设备强制中止处理，所指定的信息处理设备是在多个信息处理设备中的所有信息处理设备均已经完成处理之前尚未完成处理的设备。