公开(公告)号：CN100530679C

公开(公告)日：2009-08-19

申请号：CN200510088801.9

申请日：2005-07-29

Applicant: 富士电机电子技术株式会社

Inventor： 大西泰彦 ,  西村武义 ,  新村康 ,  井上正范

IPC: H01L29/00

CPC classification number: H01L29/0634

Abstract: 本发明提供一种超接合半导体元件，能改善元件周缘部的雪崩耐量，提高作为元件整体的雪崩耐量。漏极·漂移部是以间距P1交互地重复接合第一n型区域和第一p型区域构成的第一并列pn构造，漏极·漂移部的周围是由第二并列pn构造所构成的元件周缘部。元件周缘部与第一并列pn构造连续，以间距P1交互地重复接合第二n型区域和第二p型区域所构成。第一和第二并列pn构造的杂质浓度大致相同，在元件周缘部的表层区域形成的第三并列pn构造，是将第三n型区域、和比它杂质浓度高的第三p型区域以比P1还小的间距P2来交互地重复接合所构成，其杂质浓度比第一和第二并列pn构造的杂质浓度还低。

公开(公告)号：CN101350365A

公开(公告)日：2009-01-21

申请号：CN200810131543.1

申请日：2008-07-11

Applicant: 富士电机电子技术株式会社

Inventor： 新村康 ,  小林孝 ,  井上正范 ,  大西泰彦

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/38 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/41741 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，包括一种传导层，该传导层在p型保护环上形成且绝缘薄膜介于它们之间以便与相应的p型保护环连接。每个传导层的内端部凸出于直接内接的p型保护环之上。p型保护环的杂质浓度被设置在n型半导体衬底杂质浓度和p阱区杂质浓度之间。结果，p型保护环可以被缩短且芯片大小可被减小。此外，该器件可被制成对外来电荷较不敏感。

公开(公告)号：CN101345254A

公开(公告)日：2009-01-14

申请号：CN200810125902.2

申请日：2008-06-03

Applicant: 富士电机电子技术株式会社

Inventor： 新村康 ,  小林孝 ,  井上正范 ,  大西泰彦

IPC: H01L29/06 ,  H01L29/36 ,  H01L29/78 ,  H01L29/739

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/41741 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种传导层，该传导层在p型保护环上形成且绝缘薄膜介于它们之间以便与相应的p型保护环连接。每个传导层的内端部凸出于直接内接的p型保护环之上。p型保护环的杂质浓度被设置在n型半导体衬底杂质浓度和p阱区杂质浓度之间。结果，p型保护环可以被缩短且芯片大小可被减小。此外，该器件可被制成对外来电荷较不敏感。