-
公开(公告)号：CN105493245A
公开(公告)日：2016-04-13
申请号：CN201480048187.0
申请日：2014-08-08
Applicant: 富士电机株式会社 , 独立行政法人产业技术总合研究所
CPC classification number: H01L29/1608 , H01L21/0485 , H01L21/283 , H01L21/324 , H01L29/45 , H01L29/66068 , H01L29/66477 , H01L29/7802
Abstract: 在n-型碳化硅基板(1)的表面选择性地形成红外线吸收膜(8)，在n-型碳化硅基板(1)上，在除红外线吸收膜(8)的形成区域以外的区域依次选择性地形成包括铝的p型接触图案(9)和包括镍的Ni图案(10)之后，通过快速退火处理对n-型碳化硅基板(1)进行加热，形成包括p型接触图案(9)和硅化的Ni图案(10)的欧姆电极。
-
公开(公告)号：CN105493245B
公开(公告)日：2018-01-16
申请号：CN201480048187.0
申请日：2014-08-08
Applicant: 富士电机株式会社 , 独立行政法人产业技术总合研究所
CPC classification number: H01L29/1608 , H01L21/0485 , H01L21/283 , H01L21/324 , H01L29/45 , H01L29/66068 , H01L29/66477 , H01L29/7802
Abstract: 在n‑型碳化硅基板(1)的表面选择性地形成红外线吸收膜(8)，在n‑型碳化硅基板(1)上，在除红外线吸收膜(8)的形成区域以外的区域依次选择性地形成包括铝的p型接触图案(9)和包括镍的Ni图案(10)之后，通过快速退火处理对n‑型碳化硅基板(1)进行加热，形成包括p型接触图案(9)和硅化的Ni图案(10)的欧姆电极。
-
公开(公告)号：CN111384179A
公开(公告)日：2020-07-07
申请号：CN201911004133.5
申请日：2019-10-22
Applicant: 富士电机株式会社
IPC: H01L29/786 , H01L29/06 , H01L21/336
Abstract: 本发明提供能够有效且尺寸精度良好地形成在与沟槽侧壁分离的部分具有高浓度区的基区的碳化硅半导体装置和碳化硅半导体装置的制造方法。p型基区(2)由p-型沟道区(2a)、在横向与p-型沟道区(2a)邻接的p型高浓度区(2b)构成。p型高浓度区(2b)的纵向的杂质浓度在与n++型源区(4)分离的深度处显示峰浓度，随着从峰浓度的深度分别向源极侧和漏极侧而变低。p型高浓度区(2b)的横向的杂质浓度在p++型接触区(5)的正下方显示峰浓度，随着向沟槽(6)侧而变低。p型高浓度区(2b)使用用于形成p++型接触区(5)的离子注入中使用的离子注入用掩模，通过加速能量比该离子注入的加速能量高的离子注入而形成。
-
公开(公告)号：CN107204369A
公开(公告)日：2017-09-26
申请号：CN201710052983.7
申请日：2017-01-22
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7827 , H01L21/02529 , H01L21/0334 , H01L21/28518 , H01L21/8238 , H01L21/823814 , H01L27/2454 , H01L29/0847 , H01L29/1608 , H01L29/4966 , H01L29/66068 , H01L29/665 , H01L29/66666 , H01L29/78 , H01L2924/13091 , H01L29/0653
Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法。该半导体装置不增大接触电阻，不会成为单元间距缩小的障碍，并在形成镍硅化物时，能够防止镍渗入层间绝缘膜。该半导体装置的制造方法在栅极绝缘膜(6)和栅电极(7)上形成层间绝缘膜(8)，将层间绝缘膜(8)开口，形成接触孔。接下来，用氮化钛膜(10)覆盖层间绝缘膜(8)以及通过接触孔而露出的区域(4、5)，通过回蚀刻使氮化钛膜(10)仅残留在栅极绝缘膜(6)和层间绝缘膜(8)的在接触孔露出的端部。接下来，用镍膜覆盖层间绝缘膜(8)以及通过接触孔而露出的区域(4、5)，在去除与层间绝缘膜(8)直接接触的镍膜之后，对镍膜进行加热，形成镍硅化物层(9)。
-
公开(公告)号：CN116897434A
公开(公告)日：2023-10-17
申请号：CN202280016320.9
申请日：2022-06-30
Applicant: 富士电机株式会社
IPC: H01L29/78
Abstract: 在n+型起始基板(21)上依次使第一缓冲区(11)、第二缓冲区(12)以及n‑型漂移区(2)外延生长。第一缓冲区(11)的杂质浓度比n‑型漂移区(2)的杂质浓度高且比n+型起始基板(21)的杂质浓度低。第二缓冲区(12)的杂质浓度比第一缓冲区(11)的杂质浓度高，并从n‑型漂移区(2)侧的梯度变化点(41a)朝向第一缓冲区(11)侧的梯度变化点(41b)以第一杂质浓度梯度(41)连续地增加，从梯度变化点(41a)朝向第一界面(27)以第二杂质浓度梯度(42)连续地减少，从梯度变化点(41b)朝向第二界面(26)以第三杂质浓度梯度(43)连续地减少。第二杂质浓度梯度(42)比第三杂质浓度梯度(43)小。由此，可靠性提高。
-
Patent Agency Ranking
公开(公告)号：CN101810050B
公开(公告)日：2011-12-28
申请号：CN200880103217.8
申请日：2008-09-26
Applicant: 富士电机株式会社
Inventor： 内海诚
CPC classification number: H01L51/5253 , H05B33/04 , H05B33/10
Abstract: 本发明提供有机EL器件及其制造方法，该有机EL器件使用具有高的可见光透过率和优良的防湿性的保护层，具有长期的稳定性。本发明的有机EL器件包括：基板、形成在基板上的有机EL元件和通过粘接层贴合在有机EL元件上的保护基板，该有机EL元件由下部电极、有机EL层、上部电极和保护层构成，保护层是从靠近上部电极的一侧起从第1层至第n层的叠层体，其中，n为3以上的整数，保护层中的各层由氮氧化硅或氮化硅构成，保护层中的相邻的2个层具有不同的化学组成，保护层的第一层具有比上部电极小的折射率，保护层的第n层具有比粘接层大的折射率，并且就从2到n的各个整数k而言，保护层的第k层的折射率(k)满足折射率(k-1)＞折射率(k)的关系。
-
公开(公告)号：CN111384179B
公开(公告)日：2025-02-07
申请号：CN201911004133.5
申请日：2019-10-22
Applicant: 富士电机株式会社
Abstract: 本发明提供能够有效且尺寸精度良好地形成在与沟槽侧壁分离的部分具有高浓度区的基区的碳化硅半导体装置和碳化硅半导体装置的制造方法。p型基区(2)由p‑型沟道区(2a)、在横向与p‑型沟道区(2a)邻接的p型高浓度区(2b)构成。p型高浓度区(2b)的纵向的杂质浓度在与n++型源区(4)分离的深度处显示峰浓度，随着从峰浓度的深度分别向源极侧和漏极侧而变低。p型高浓度区(2b)的横向的杂质浓度在p++型接触区(5)的正下方显示峰浓度，随着向沟槽(6)侧而变低。p型高浓度区(2b)使用用于形成p++型接触区(5)的离子注入中使用的离子注入用掩模，通过加速能量比该离子注入的加速能量高的离子注入而形成。
-
公开(公告)号：CN119278577A
公开(公告)日：2025-01-07
申请号：CN202380042568.7
申请日：2023-10-23
Applicant: 富士电机株式会社
Inventor： 内海诚
IPC: H02M7/5387 , H10D30/66 , H10D62/832 , H02M1/00
Abstract: 本发明提供碳化硅MOSFET逆变电路，其是第一碳化硅MOSFET与第二碳化硅MOSFET串联连接而成的碳化硅MOSFET逆变电路，在控制对象MOSFET的关断期间，瞬态电流的电流密度小于1000A/cm2，在所述关断期间中，以使饱和电流期间小于5μs的方式，将所述控制对象MOSFET的栅极导通。提供碳化硅MOSFET逆变电路的控制方法，其是第一碳化硅MOSFET与第二碳化硅MOSFET串联连接而成的碳化硅MOSFET逆变电路的控制方法，并包括：将控制对象MOSFET关断的步骤；以及在所述控制对象MOSFET的关断期间中以使饱和电流期间小于5μs的方式将所述控制对象MOSFET的栅极导通的步骤，在所述关断期间，瞬态电流的电流密度小于1000A/cm2。
-
公开(公告)号：CN114944426A
公开(公告)日：2022-08-26
申请号：CN202111613299.4
申请日：2021-12-27
Applicant: 富士电机株式会社
IPC: H01L29/45 , H01L21/04 , H01L21/285
Abstract: 本发明提供能够在具备AlSi电极的碳化硅半导体装置中使成品率提高的碳化硅半导体装置及碳化硅半导体装置的制造方法。通过溅射在由碳化硅构成的半导体基板的表面设置有由包含硅的铝合金构成的AlSi电极。在AlSi电极中析出有Si结节。AlSi电极在成为至少与键合线的接合部的部分中，以相对于该接合部处的Si结节的总面积为10％以上的面积比率包含枝晶结构的Si结节。AlSi电极中的Si结节的高度在枝晶结构和棱柱结构中的任一结构的Si结节中均为2μm以下。在AlSi电极的溅射时，将半导体基板的温度或AlSi电极的形成区域周边的温度、或者这两种温度设为430℃以上且500℃以下。
-
公开(公告)号：CN120076362A
公开(公告)日：2025-05-30
申请号：CN202411330228.7
申请日：2024-09-24
Applicant: 富士电机株式会社
Inventor： 内海诚
IPC: H10D30/01 , H10D30/63 , H10D62/10 , H10D62/834 , H10D62/832
Abstract: 本公开提供一种碳化硅半导体装置的制造方法和碳化硅半导体装置，在沟槽栅极型的碳化硅半导体装置中，能够使主区与主电极欧姆接触，并且能够抑制源极漏极间的泄漏电流。包括以下工序：在由碳化硅形成的第一导电型的漂移层的上表面侧形成第二导电型的基区；在基区的上表面侧形成第一导电型的主区；形成贯通主区和基区的沟槽；在沟槽的内侧隔着栅极绝缘膜埋入栅极电极；以及形成与主区相接的主电极，其中，形成主区的工序包括：通过在室温下进行第一导电型的杂质的离子注入，来形成包含4H结构的第一区；以及通过在室温下进行硅、碳以及氩中的至少任一者的离子注入，来形成包含3C结构的第二区。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.035 seconds)
