公开(公告)号：CN111384179B

公开(公告)日：2025-02-07

申请号：CN201911004133.5

申请日：2019-10-22

Applicant: 富士电机株式会社

Inventor： 内海诚 ,  荒冈干

IPC: H10D30/67 ,  H10D62/10 ,  H10D30/01

Abstract: 本发明提供能够有效且尺寸精度良好地形成在与沟槽侧壁分离的部分具有高浓度区的基区的碳化硅半导体装置和碳化硅半导体装置的制造方法。p型基区(2)由p‑型沟道区(2a)、在横向与p‑型沟道区(2a)邻接的p型高浓度区(2b)构成。p型高浓度区(2b)的纵向的杂质浓度在与n++型源区(4)分离的深度处显示峰浓度，随着从峰浓度的深度分别向源极侧和漏极侧而变低。p型高浓度区(2b)的横向的杂质浓度在p++型接触区(5)的正下方显示峰浓度，随着向沟槽(6)侧而变低。p型高浓度区(2b)使用用于形成p++型接触区(5)的离子注入中使用的离子注入用掩模，通过加速能量比该离子注入的加速能量高的离子注入而形成。

公开(公告)号：CN111834448A

公开(公告)日：2020-10-27

申请号：CN202010105742.6

申请日：2020-02-21

Applicant: 富士电机株式会社

Inventor： 荒冈干

IPC: H01L29/739 ,  H01L29/78 ,  H01L21/336 ,  H01L21/331 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明提供能够防止绝缘破坏的碳化硅半导体装置。栅极多晶硅层的第一部分在边缘终端区隔着栅极绝缘膜设置在半导体基板的正面的第一表面上，构成栅极流道。栅极多晶硅层的第一部分沿深度方向Z与边缘p++型接触区对置。栅极多晶硅层的第一部分的芯片端部侧的端部位于边缘p++型接触区的面内。场氧化膜从芯片端部向芯片中央侧延伸，并在半导体基板的正面的第一表面上终止于比栅极多晶硅层的第一部分更靠芯片端部侧的位置，与栅极多晶硅层分离地配置。因此，在栅极多晶硅层的表面不产生因场氧化膜而引起的阶梯，遍及栅极多晶硅层的整个表面是平坦的。场氧化膜的芯片中央侧的端部位于比边缘p++型接触区更靠芯片端部侧的位置，位于p型基区上。

公开(公告)号：CN111384179A

公开(公告)日：2020-07-07

申请号：CN201911004133.5

申请日：2019-10-22

Applicant: 富士电机株式会社

Inventor： 内海诚 ,  荒冈干

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供能够有效且尺寸精度良好地形成在与沟槽侧壁分离的部分具有高浓度区的基区的碳化硅半导体装置和碳化硅半导体装置的制造方法。p型基区(2)由p-型沟道区(2a)、在横向与p-型沟道区(2a)邻接的p型高浓度区(2b)构成。p型高浓度区(2b)的纵向的杂质浓度在与n++型源区(4)分离的深度处显示峰浓度，随着从峰浓度的深度分别向源极侧和漏极侧而变低。p型高浓度区(2b)的横向的杂质浓度在p++型接触区(5)的正下方显示峰浓度，随着向沟槽(6)侧而变低。p型高浓度区(2b)使用用于形成p++型接触区(5)的离子注入中使用的离子注入用掩模，通过加速能量比该离子注入的加速能量高的离子注入而形成。