-
公开(公告)号：CN113702824A
公开(公告)日：2021-11-26
申请号：CN202111112577.8
申请日：2021-09-18
Applicant: 大连芯冠科技有限公司
IPC: G01R31/327 , G01R19/00
Abstract: 本发明提供一种阈值电压为负的开关器件的阈值电压测试方法及系统。本发明方法，包括：将阈值电压为负的开关器件作为被测试器件；将被测试器件的栅源之间通过外接电阻连接，漏栅端施加偏压，量测得到漏源电流与栅源电流的总电流；基于总电流与栅源间的外接电阻计算被测器件的栅源电压或直接量测；对漏源电流与栅源电流的和与栅源电压进行拟合，取指定的漏源电流对应的栅源电压即为阈值电压。本发明通过向被测器件的漏栅端施加偏压，使其在一瞬间为导通状态，和连接电阻动态平衡，形成半导通状态，通过电阻两端电压控制栅源电压，从而控制漏源电流，形成动态平衡，通过不断切换电阻阻值，得出多组栅源电压和漏源电流进行拟合，从而得到阈值电压。
-
公开(公告)号：CN108831922B
公开(公告)日：2021-05-18
申请号：CN201810567839.1
申请日：2018-06-05
Applicant: 大连芯冠科技有限公司
Inventor： 王荣华
IPC: H01L29/778 , H01L21/336 , H01L29/10
Abstract: 本发明公开一种可提高开关速度或极限截止频率的具有GaAs和GaN复合沟道的GaN HEMT器件，由下至上依次为衬底、缓冲层、GaN沟道层及InxAlyGa1‑x‑yN势垒层，在有源区有源电极、漏电极及有栅电极，漏电极下方有从InxAlyGa1‑x‑yN势垒层向下深及InxAlyGa1‑x‑yN沟道层或InxAlyGa1‑x‑yN缓冲层的纵向槽，在纵向槽内由下至上依次有InmAlnGa1‑m‑nAs缓冲层、InmAlnGa1‑m‑nAs沟道层及InmAlnGa1‑m‑nAs势垒层。
-
公开(公告)号：CN108493233A
公开(公告)日：2018-09-04
申请号：CN201810433273.3
申请日：2018-05-08
Applicant: 大连芯冠科技有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/778
Abstract: 本发明公开一种可降低导通电阻提高运行可靠性的GaN HEMT器件，与现有技术不同的是InxAlyGa1-x-yN势垒层由矩阵排列的多个环组成，环的外侧是覆盖于沟道层上的源电极，环的内侧是覆盖于沟道层上的漏电极，在InxAlyGa1-x-yN势垒层、源电极及漏电极上有第一介质钝化层，所述栅电极是位于第一介质钝化层上且置于源电极及漏电极之间的环形，栅电极的下部穿过第一介质钝化层至InxAlyGa1-x-yN势垒层表面，在所述第一介质钝化层及栅电极的上表面覆有第二介质钝化层，在所述漏电极上有穿过第一介质钝化层及第二介质钝化层的通孔，在通孔内及第二介质钝化层上有扩展电极。
-
公开(公告)号：CN109308999B
公开(公告)日：2022-03-29
申请号：CN201811145352.0
申请日：2018-09-29
Applicant: 大连芯冠科技有限公司
IPC: H01L21/28
Abstract: 本发明公开一种工艺流程简单、成本低、效率高的选择性刻蚀制备功率器件多场板的方法，按照如下步骤进行：在基片上制备介质层；在介质层上制备刻蚀牺牲层；去除刻蚀牺牲层的部分区域至介质层界面，所述部分区域为多场板台阶最底层的正投影面积；以刻蚀牺牲层为掩膜对介质层进行刻蚀，刻蚀至多场板台阶的一个台阶深度；只对刻蚀牺牲层进行刻蚀，横向刻蚀至多场板台阶的一个台阶长度；判断台阶数量是否达到多场板结构要求，否，返回d步骤；是，向下进行；去除剩余的刻蚀牺牲层；在多场板台阶处制备多场板。
-
公开(公告)号：CN108598162B
公开(公告)日：2022-03-29
申请号：CN201810436768.1
申请日：2018-05-09
Applicant: 大连芯冠科技有限公司
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明公开一种具有极化匹配势垒层的增强型GaN HEMT，由下至上依次为衬底、缓冲层、沟道层及AlxInyGa1‑x‑yN势垒层，所述AlxInyGa1‑x‑yN势垒层边缘有隔离区，在隔离区之内有源区的AlxInyGa1‑x‑yN势垒层上有源电极、漏电极及栅电极，所述AlxInyGa1‑x‑yN势垒层由极化强度大于沟道层的极化不匹配势垒层和极化强度与沟道层匹配的极化匹配势垒层拼成，所述极化匹配势垒层位于栅电极正投影下方区域内。具有高阈值电压及低沟道导通电阻，制备方法稳定可重复且均匀性高。
-
Patent Agency Ranking
公开(公告)号：CN109346513B
公开(公告)日：2021-09-24
申请号：CN201811145381.7
申请日：2018-09-29
Applicant: 大连芯冠科技有限公司
IPC: H01L29/207 , H01L29/06 , H01L21/02 , C30B25/18
Abstract: 本发明公开一种可提高晶体质量和耐压性能的氮化物外延层，有衬底、AlN缓冲层、AlxGa1‑xN缓冲层及GaN层，AlN缓冲层上表面有孔洞，所述孔洞内插接有MgxN纳米柱。制备方法依次按照如下步骤进行：在衬底上生长AlN缓冲层；控制反应室的压力为50~150mbar，以150~500 sccm的流量向反应室内通入金属镁元素5~30 s；依次生长AlxGa1‑xN缓冲层及GaN层。
-
公开(公告)号：CN111312585A
公开(公告)日：2020-06-19
申请号：CN202010147206.2
申请日：2020-03-05
Applicant: 大连芯冠科技有限公司
IPC: H01L21/205 , H01L21/335
Abstract: 本发明属于半导体技术领域，主要运用在第三代化合物半导体及功率器件，具体是一种低位错密度氮化物的外延层生长方法。所述方法在缓冲层AlN和缓冲层AlxGa1-xN的生长过程中通入卤化物，HCl、HBr、CCl4或CBr4。本发明的制备方法避免了在气相中形成AlN颗粒，从而来提高了Al原子的薄膜表面迁移率。
-
公开(公告)号：CN106449746B
公开(公告)日：2019-03-12
申请号：CN201610908528.8
申请日：2016-10-19
Applicant: 大连芯冠科技有限公司
Inventor： 王荣华
IPC: H01L29/778 , H01L29/20 , H01L29/06
Abstract: 本发明公开一种可改善电流崩塌效应的GaN HEMT，有沟道层（3）及势垒层（4），在有源区内设有源电极（5）、漏电极（6）及栅电极（7），所述漏电极（6）的宽度为W，所述源电极（5）与栅电极（7）之间的间距为Ls，所述栅电极（7）与漏电极（6）之间的间距为Ld，其特征在于：在栅电极（7）与漏电极（6）之间的势垒层（4）上设有可阻挡部分栅电极电子通过施主能级向漏电极迁移的阻挡区（9），使800V下归一化后的动态导通电阻趋于1。
-
公开(公告)号：CN108091687A
公开(公告)日：2018-05-29
申请号：CN201711408893.3
申请日：2017-12-22
Applicant: 大连芯冠科技有限公司
Inventor： 王荣华
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明公开一种具有等离子体钝化层的GaNHEMT，由下至上依次为衬底、缓冲层、GaN或InGaN沟道层及InxAlyGa1-x-yN势垒层，所述InxAlyGa1-x-yN势垒层边缘有隔离区，在隔离区之内有源区的InxAlyGa1-x-yN势垒层表面有源电极、漏电极及栅电极，所述InxAlyGa1-x-yN势垒层上有等离子体钝化层。制备方法是制备预处理器件，将预处理器件置于反应腔内，将反应腔抽真空；向反应腔通入气体并使腔体压强达到3毫托~10托，开启功率小于200瓦的射频源使气体形成等离子体，所述气体为含F气体、含O气体、含Cl气体、氮气以及氩气中的至少一种；预处理器件在等离子体环境下保留0.5~5分钟；制成具有等离子体钝化层的GaN HEMT。
-
公开(公告)号：CN111337807B
公开(公告)日：2022-02-22
申请号：CN202010186109.4
申请日：2020-03-17
Applicant: 大连芯冠科技有限公司
Abstract: 本发明提供一种开关器件的高频高压动态导通电阻测试电路及测量方法，电路包括主路和测试支路；所述主路包括被测开关管、负载、检流电阻以及供电电源，所述被测开关管的漏极与所述负载串联并连接于供电电源正极，源极与检流电阻串联并连接供电电源负极；所述测试支路包括测试开关管及测试电阻，所述测试开关管的漏极与所述负载串联并连接于供电电源正极；通过控制所述测试开关管的开关来控制测试端电压，当被测开关管导通时，测试端电压为被测开关管的导通压降，当被测器件关断时测试端电压被钳制在低电压。本发明提出一种新的测试方法，实现了高压有效钳制，有效减少输出电容充放电引起的电压过冲现象，引入了零电压零电流开关的测量支路有效改善了震荡，提升测试精度。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.033 seconds)
