-
公开(公告)号：CN111813432A
公开(公告)日：2020-10-23
申请号：CN202010485275.4
申请日：2020-06-01
Applicant: 大唐微电子技术有限公司
Abstract: 本发明公开了一种现场可编程门阵列FPGA配置升级方法，包括：FPGA加载非易失性存储器FLASH的第一存储区所包含的自动装载逻辑数据；执行所述自动装载逻辑数据，对所述FLASH的第二存储区进行数据擦除后，获取新的应用配置数据；将所述新的应用配置数据写入所述FLASH的第二存储区。本发明还公开了一种现场可编程门阵列FPGA平台。
-
公开(公告)号：CN111737177A
公开(公告)日：2020-10-02
申请号：CN202010419870.8
申请日：2020-05-18
Applicant: 大唐微电子技术有限公司
Abstract: 本申请实施例公开了一种芯片在BOOT态下通讯接口的识别方法和装置。所述装置包括：输入输出IO接口，作为至少两个通讯接口模块的IO接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；信号识别电路，与所述IO接口相连，用于按照预先获取的通讯协议中信号的特征信息，对所述信号进行识别，得到所述信号所使用的通讯协议；处理器，与所述信号识别电路相连，用于控制所述IO接口与识别得到的通讯协议对应的通讯接口模块进行通讯。
-
公开(公告)号：CN111694776A
公开(公告)日：2020-09-22
申请号：CN202010475021.4
申请日：2020-05-29
Applicant: 大唐微电子技术有限公司
IPC: G06F13/22
Abstract: 本申请实施例公开了一种芯片中通讯接口的识别方法和装置。所述方法包括：IO接口，作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；所述通讯接口模块，用于判断所述IO接口接收的信号是否包括所述通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果，在判断结果为包括完整的时序的信号时，产生指示信号，对指示信号进行识别，确定IO接口所采用的通讯协议；处理器，与所述通讯接口模块相连，用于控制所述IO接口作为所确定的通讯协议对应的通讯接口模块的通讯接口。
-
公开(公告)号：CN108090384A
公开(公告)日：2018-05-29
申请号：CN201711080018.7
申请日：2017-11-06
Applicant: 大唐微电子技术有限公司
IPC: G06F21/87
Abstract: 本发明公开了一种金属线检测装置及芯片，包括：随机数产生模块，用于产生随机的逻辑值，并输出至金属线的一端；采样模块，用于采集金属线的另一端输出的逻辑值；金属线检测模块，用于比较采样模块采集到的逻辑值与随机数产生模块产生的逻辑值，并输出比较的结果。通过本发明实施例，由于随机数产生模块产生随机的逻辑值，因此非法用户无法预知金属线传输的逻辑值，这样在金属线断开时非法用户无法控制金属线两端的逻辑值保持一致，从而准确地检测出金属线是否断开，以在金属线断开时擦除关键数据，提高了对关键数据的安全保护。
-
公开(公告)号：CN105718835A
公开(公告)日：2016-06-29
申请号：CN201610024018.4
申请日：2016-01-14
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
Abstract: 本发明公开了一种数字整形电路。本实施例提供的数字整形电路包括：有效下降沿检测装置和低电平恢复装置；有效下降沿检测装置用于根据模拟解调电路输出的解调包络信号和载波时钟对解调包络信号进行整形，对整形后得到的下降沿信号进行伪低电平滤除处理，输出有效下降沿信号，并将有效下降沿信号传输给低电平恢复装置；低电平恢复装置用于根据有效下降沿信号和载波时钟，生成整形包络信号。本发明解决了现有技术中对非接触式IC卡的解码普遍存在解码电路的容错能力较差，以及解码电路防伪低电平的能力较差的问题。
-
Patent Agency Ranking
公开(公告)号：CN111737177B
公开(公告)日：2022-03-18
申请号：CN202010419870.8
申请日：2020-05-18
Applicant: 大唐微电子技术有限公司
Abstract: 本申请实施例公开了一种芯片在BOOT态下通讯接口的识别方法和装置。所述装置包括：输入输出IO接口，作为至少两个通讯接口模块的IO接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；信号识别电路，与所述IO接口相连，用于按照预先获取的通讯协议中信号的特征信息，对所述信号进行识别，得到所述信号所使用的通讯协议；处理器，与所述信号识别电路相连，用于控制所述IO接口与识别得到的通讯协议对应的通讯接口模块进行通讯。
-
公开(公告)号：CN105629154B
公开(公告)日：2019-01-25
申请号：CN201510994235.1
申请日：2015-12-25
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
IPC: G01R31/28
Abstract: 本发明公开了一种实现芯片顶层金属覆盖测试的方法及装置，包括：对顶层金属覆盖电路的所有金属线，逐次分批的选择部分金属线进行输入数据的信号翻转；每一批次金属线完成输入数据的信号翻转时，对所有金属线的输入数据和输出数据进行比较分析；根据所有批次的输入数据和输出数据的比较分析结果进行汇总，根据汇总结果确定芯片顶层金属覆盖电路的功能是否正常。本发明方法通过逐次分批选择部分金属线进行输入数据的信号翻转，对所有批次信号翻转的输入数据和输出数据进行比较分析，通过逻辑完整性电路实现了对顶层金属覆盖电路功能是否正常的判断，降低了顶层金属覆盖电路测试成本，提高了顶层金属覆盖电路测试的工作效率。
-
公开(公告)号：CN105510688B
公开(公告)日：2018-09-04
申请号：CN201610048574.5
申请日：2016-01-25
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
IPC: G01R19/165 , G01R31/28
Abstract: 本发明实施例提供了一种实现CP测试的电压检测器，包括：传感器电路，用于感应智能卡电源电压，并将所述电源电压传递给判决电路；判决电路，由比较器构成，用于将传感器电路传递过来的电源电压与参考基准电压进行比较，并将模拟信号的比较结果转化为数字信号的比较结果；逻辑电路，用于根据判决电路传递过来的比较结果进行电压检测器的CP测试，如果比较结果不在预先设定的容差范围内，则输出报警信号。本发明实施例实现了在一个电压下同时进行高低压报警点的测试。
-
公开(公告)号：CN106776104A
公开(公告)日：2017-05-31
申请号：CN201610994244.5
申请日：2016-11-11
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
Abstract: 一种快闪记忆体(Nand Flash)控制器和终端以及控制Nand Flash的方法和装置，包括：第一寄存器，第三寄存器，Nand Flash状态机电路，用于解析第一寄存器中的命令，当解析得到的命令为写入命令时，将第三寄存器中需要写入Nand Flash的数据写入双口随机存取存储器DPRAM信号输入输出电路中，并写入Nand Flash中；在将第二预设长度的数据写入Nand Flash后，读取ECC产生模块中的寄存器组中的冗余码写入到Nand Flash中；DPRAM信号输入输出电路，用于存储Nand Flash状态机电路写入的数据；ECC产生模块包括编码子模块和寄存器组；编码子模块，用于在Nand Flash状态机电路将DPRAN信号输入输出电路中需要写入Nand Flash的数据写入Nand Flash的过程中，根据预先配置的纠错能力对需要写入Nand Flash的数据进行编码运算得到冗余码，并存入寄存器组。
-
公开(公告)号：CN106771981A
公开(公告)日：2017-05-31
申请号：CN201710037683.1
申请日：2017-01-18
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
IPC: G01R31/28
CPC classification number: G01R31/2851 , G01R31/2884
Abstract: 本发明公开了一种测试控制电路、芯片及测试控制方法，包括测试使能单元，用于产生测试使能信号，并将产生的测试使能信号输出至电源控制单元、验证单元和测试激励单元；电源控制单元，根据接收的测试使能信号，确定是否向验证单元供电；验证单元，用于在供电状态下，当接收的测试使能信号有效时，验证划片槽是否被划片，如果划片槽未被划片，产生允许测试的信号至测试激励单元；测试激励单元，用于当接收的测试使能信号和允许测试的信号均有效时，产生用于测试被测电路的测试激励信号。本发明能够有效降低测试控制电路在非测试模式下的静态功耗。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.031 seconds)
