公开(公告)号：CN116469929A

公开(公告)日：2023-07-21

申请号：CN202310492962.2

申请日：2023-05-05

Applicant: 复旦大学

Inventor： 祝心怡 ,  朱颢 ,  孙清清

IPC: H01L29/778 ,  H01L21/34 ,  G06N3/063

Abstract: 本发明公开一种神经突触仿生器件及其制备方法。该神经突触仿生器件包括：相互连接的写晶体管和读晶体管，所述写晶体管/读晶体管包括：背栅电极，形成在衬底中，上表面与衬底表面齐平；背栅介质层，覆盖所述衬底表面；异质氧化物薄膜叠层，形成在所述背栅介质层上，包括底层氧化物薄膜和顶层氧化物薄膜，底层氧化物薄膜与顶层氧化物薄膜界面间形成二维电子气沟道；源电极和漏电极，形成在所述异质氧化物薄膜叠层两侧，与二维电子气沟道相接触；顶栅电极，形成在所述异质氧化物薄膜叠层上；其中，写晶体管的漏电极与读晶体管的顶栅电极互连。

公开(公告)号：CN116419567A

公开(公告)日：2023-07-11

申请号：CN202310437227.1

申请日：2023-04-23

Applicant: 复旦大学

Inventor： 祝心怡 ,  朱颢 ,  孙清清

IPC: H10B12/00

Abstract: 本发明公开一种基于氧化物二维电子气晶体管的3D DRAM阵列及其制备方法。该方法包括以下步骤：形成以氧化物异质薄膜界面的二维电子气为沟道的氧化物二维电子气晶体管；将两个氧化物二维电子气晶体管分别作为写晶体管和读晶体管，互连形成2T0C DRAM单元；利用低K介质实现DRAM阵列的层间隔离，然后重复单层DRAM器件的工艺步骤进行DRAM阵列的堆叠；通过接触孔引出晶体管电极，通过通孔连接各层DRAM阵列的布线层，为堆叠的各层DRAM阵列提供电气连接，获得基于氧化物二维电子气晶体管的3D DRAM阵列。

公开(公告)号：CN115666133A

公开(公告)日：2023-01-31

申请号：CN202211267203.8

申请日：2022-10-17

Applicant: 复旦大学

Inventor： 朱颢 ,  祝心怡 ,  孙清清 ,  张卫

IPC: H10B12/00 ,  H01L29/24 ,  H01L29/778 ,  H01L21/34 ,  H01L21/8256 ,  C23C16/40

Abstract: 本发明公开一种基于氧化物二维电子气晶体管的无电容DRAM及其制备方法。该DRAM由两个氧化物二维电子气晶体管互连而成，分别作为写晶体管和读晶体管，其中，写晶体管的栅极连接写字线，漏极连接写位线，读晶体管的源极连接读字线，漏极连接读位线，写晶体管的源极连接读晶体管的栅极，读晶体管的氧化物电容作为存储电容，通过其充放电读写逻辑“1”和“0”。基于氧化物2DEG晶体管具有极低的关态漏电流和高开关比，从而使存储器具有长时间数据保持和快速读写能力。此外，无电容的2T0C架构和超薄的沟道及材料厚度，大大提高了存储单元的集成密度。

公开(公告)号：CN116390491A

公开(公告)日：2023-07-04

申请号：CN202310437241.1

申请日：2023-04-23

Applicant: 复旦大学

Inventor： 朱颢 ,  祝心怡 ,  孙清清

IPC: H10B43/30

Abstract: 本发明公开一种基于氧化物二维电子气的非易失性存储器及其制备方法。该基于氧化物二维电子气的非易失性存储器包括：Si衬底；底层氧化物薄膜，形成在所述Si衬底上；栅介质叠层，自下而上依次包括隧穿氧化层，电荷俘获层和阻挡氧化层，形成在所述底层氧化物薄膜上，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气沟道；栅电极，形成在所述栅介质叠层上；源/漏电极，分别形成在栅电极两侧，与栅介质叠层侧壁相接触。有效提高了存储器件的存储窗口和擦写速度，同时提高了器件的保持性和耐久性。