-
公开(公告)号：CN109144678B
公开(公告)日：2023-08-11
申请号：CN201710463133.6
申请日：2017-06-19
Applicant: 复旦大学 , 中兴通讯股份有限公司
IPC: G06F9/48 , G06F18/23213
Abstract: 本发明提供了一种应用关联启动的处理方法、装置及存储介质，包括：将与第一应用关联启动的其他应用按照时间进行聚类，得到第一应用的聚类中心，其中，聚类中心中包括其他应用；根据聚类中心确定第一应用请求关联启动的第二应用的关联状态；根据第二应用的关联状态对第二应用进行关联启动处理。通过本发明，解决了应用的关联启动处理不完善，用户体验差的问题，达到完善应用的关联处理以及提高用户体验的效果。
-
公开(公告)号：CN111462798B
公开(公告)日：2022-06-14
申请号：CN202010247625.3
申请日：2020-03-31
Applicant: 复旦大学
Abstract: 本发明提供一种存储器或存内计算的阵列单元结构，其特征在于，包括：第一晶体管；第二晶体管；以及电阻变化特性器件，为在包括电流、电压、磁场的外部作用下其等效阻值可以在高阻和低阻之间变化的特性器件。其中，第一晶体管和第二晶体管的源极连接地线、连接电源线或作为计算源线(CSL)连接外界输入。利用晶体管选用NMOS和PMOS的不同以及连接方式的不同，实现特定电压条件下在存储器低阻态或高阻态时开启或关闭，实现计算位线(CBL)电流的抽取或注入，从而有效解决了低阻态或高阻态的波动问题，同时克服了存内计算中非线性问题。
-
公开(公告)号：CN113704139A
公开(公告)日：2021-11-26
申请号：CN202110974491.X
申请日：2021-08-24
Applicant: 复旦大学
IPC: G06F12/02
Abstract: 本发明提供一种用于存内计算的数据编码方法和存内计算方法，由于采用了用于存内计算的数据编码方法分别对存储器内的原始数据以及输入的原始数据进行了针对存内计算的编码，得到编码后的存储数据以及输入数据，因此，明显降低了存内计算数据二进制表示中1的个数，从而降低了存内计算功耗；还由于采用了三角形排列方法将编码后的存储数据存储到存储器的单元矩阵中，因此，将编码后的输入数据直接作用到该单元矩阵上，在单元矩阵的列方向上产生的电流或电荷积累即为存储数据和输入数据乘加的计算结果，从而能够以这样的方式快速直接地得到存内模拟计算结果，提高了计算效率。
-
公开(公告)号：CN110442323A
公开(公告)日：2019-11-12
申请号：CN201910734434.7
申请日：2019-08-09
Applicant: 复旦大学
IPC: G06F7/57
Abstract: 本发明提供一种进行浮点数或定点数乘加运算的架构，其特征在于，包括：缓冲存储器，用于对输入的多个浮点数或定点数进行缓冲存储，浮点数包含浮点指数以及浮点尾数；计算单元阵列，含有多列至少包含一个乘法计算单元的乘法单元列，每一列乘法单元列连接到一个加法计算单元；浮点控制与运算器模块，至少包括指数运算器、尾数移位加法器、移位校正器；外部输入输出接口，用于将浮点数输入给缓冲存储器或将浮点乘加结果输出。本发明的架构可以扩展为任意精度，兼顾计算效率和计算精度；同时兼容多种存储器结构，具有极高的适应性。本架构可经过适当修改变体为在存储器内部进行任意精度定点数运算。
-
公开(公告)号：CN108958447A
公开(公告)日：2018-12-07
申请号：CN201710353923.9
申请日：2017-05-18
Applicant: 复旦大学 , 中兴通讯股份有限公司
IPC: G06F1/32
CPC classification number: G06F1/3206 , G06F1/3234 , G06F9/4418
Abstract: 本发明实施例提供一种唤醒对齐时间间隔计算方法及装置，通过传感器进行数据采集，然后根据预设处理规则对数据采集结果进行处理，预测用户对终端的使用需求状态，最后计算与使用需求状态相匹配的唤醒对齐时间间隔。根据“客观规律”，用户对终端有不同需求状态时，终端所处的设备状态通常不同。而传感器采集的数据能够表征终端当前所处的客观状态，所以根据“客观事实”和“客观规律”可以准确预测用户对该终端的使用需求状态，根据使用需求状态计算得到的唤醒对齐时间间隔也符合用户客观的使用需求，故根据本实施例提供的方案所计算出的唤醒对齐时间间隔，在降低终端的功耗同时也能相对及时的响应各APP的唤醒请求，保证用户体验。
-
Patent Agency Ranking
公开(公告)号：CN110427171A
公开(公告)日：2019-11-08
申请号：CN201910734087.8
申请日：2019-08-09
Applicant: 复旦大学
IPC: G06F7/544
Abstract: 本发明提供一种基于存储单元的、可扩展的、用于定点数矩阵乘加运算的存内计算结构，其特征在于，包括：数据调度模块，用于将输入的多比特定点数矩阵转换为多个单比特脉冲信号；运算阵列，由M行M列的存储单元构成；辅助运算模块，至少包括低比特模数转换模块、移位加法模块以及数字减法器；列译码器；以及控制模块，存储有配置信息，用于根据配置信息向数据调度模块、列译码器以及辅助运算模块发送配置信号从而适应不同位宽的数据运算。
-
公开(公告)号：CN113704139B
公开(公告)日：2024-06-28
申请号：CN202110974491.X
申请日：2021-08-24
Applicant: 复旦大学
IPC: G06F12/02
Abstract: 本发明提供一种用于存内计算的数据编码方法和存内计算方法，由于采用了用于存内计算的数据编码方法分别对存储器内的原始数据以及输入的原始数据进行了针对存内计算的编码，得到编码后的存储数据以及输入数据，因此，明显降低了存内计算数据二进制表示中1的个数，从而降低了存内计算功耗；还由于采用了三角形排列方法将编码后的存储数据存储到存储器的单元矩阵中，因此，将编码后的输入数据直接作用到该单元矩阵上，在单元矩阵的列方向上产生的电流或电荷积累即为存储数据和输入数据乘加的计算结果，从而能够以这样的方式快速直接地得到存内模拟计算结果，提高了计算效率。
-
公开(公告)号：CN110427171B
公开(公告)日：2022-10-18
申请号：CN201910734087.8
申请日：2019-08-09
Applicant: 复旦大学
IPC: G06F7/544
Abstract: 本发明提供一种基于存储单元的、可扩展的、用于定点数矩阵乘加运算的存内计算设备，其特征在于，包括：数据调度模块，用于将输入的多比特定点数矩阵转换为多个单比特脉冲信号；运算阵列，由M行M列的存储单元构成；辅助运算模块，至少包括低比特模数转换模块、移位加法模块以及数字减法器；列译码器；以及控制模块，存储有配置信息，用于根据配置信息向数据调度模块、列译码器以及辅助运算模块发送配置信号从而适应不同位宽的数据运算。
-
公开(公告)号：CN108874109A
公开(公告)日：2018-11-23
申请号：CN201710345081.2
申请日：2017-05-16
Applicant: 复旦大学 , 中兴通讯股份有限公司
CPC classification number: G06F1/3287 , G06F9/5022
Abstract: 本发明提供了一种后台应用的清理方法及装置，其中，该方法包括：读取正在终端系统后台运行的全部应用，以及获取终端的剩余电量；根据预设规则解析全部应用中各个应用的优先级信息；根据剩余电量和优先级信息在全部应用中选择一个或多个应用进行清理。通过本发明，解决了相关技术中在节省电量消耗的同时损失用户体验的技术问题。
-
公开(公告)号：CN108874108B
公开(公告)日：2023-09-05
申请号：CN201710345071.9
申请日：2017-05-16
Applicant: 复旦大学 , 中兴通讯股份有限公司
IPC: G06F1/324 , G06F1/3234
Abstract: 本发明提供了一种CPU的调频方法及装置，其中，该方法包括：获取CPU在第一周期内的负载耗电信息，以及CPU所在终端的电池的当前剩余电量；根据负载耗电信息和当前剩余电量调整CPU在第二周期的频率。通过本发明，解决了相关技术中在CPU调频时由于没有考虑电池的非理想放电特性而导致电池使用效率低的技术问题。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.019 seconds)
