-
公开(公告)号：CN112490289B
公开(公告)日：2022-08-19
申请号：CN202011316239.1
申请日：2020-11-22
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336 , H01L21/34
Abstract: 本发明属于半导体器件技术领域，具体为一种基于自对准结构的叠层沟道纳米片晶体管及其制备方法。随着集成电路中半导体晶体管制程的逐步缩小，由于短沟道效应的存在，器件性能的提升受到严峻的挑战。在3‑5 nm工艺节点下，器件的具体结构从鳍型场效应晶体管逐步转变为环栅叠层纳米片晶体管，其使得晶体管拥有更小的导通电阻与更强的栅控能力。本发明利用自有的栅极、源极、漏极金属作为自对准掩膜，制备得到叠层沟道纳米片晶体管。本发明具有制备工艺简单，成本低廉，兼容以硅基、锗基、三五族、IGZO、二维半导体等材料作为沟导电道的晶体管架构等等一系列优点，大大提升了器件性能。
-
公开(公告)号：CN111446288B
公开(公告)日：2021-09-17
申请号：CN202010154718.1
申请日：2020-03-08
Applicant: 复旦大学
IPC: H01L29/06 , H01L29/24 , H01L29/423 , H01L21/34
Abstract: 本发明属于半导体技术领域，具体为一种基于二维材料的NS叠层晶体管及其制备方法。本发明的NS叠层晶体管由两层或数层二维材料的活性层，三层或数层石墨烯或者金属的栅极堆叠共栅组成。本发明的制备方法包括硅/二氧化硅埋栅的制备；硅/二氧化硅衬底上的二维材料的制备；与二维材料不连接的石墨烯或金属电极的制备；二维材料的氧化或者选择性刻蚀和金属电极的选择性刻蚀；与二维材料边缘接触的金属电极以及和金属电极接触的连接电极的制备。本发明提出一种二维材料的新型晶体管结构，不仅解决了硅基晶体管在极小尺度下的短沟道效应问题，而且此类型晶体管可适应5nm以下先进制程工艺，为二维材料在集成电路先进工艺中的应用提供了基础。
-
公开(公告)号：CN112490289A
公开(公告)日：2021-03-12
申请号：CN202011316239.1
申请日：2020-11-22
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336 , H01L21/34
Abstract: 本发明属于半导体器件技术领域，具体为一种基于自对准结构的叠层沟道纳米片晶体管及其制备方法。随着集成电路中半导体晶体管制程的逐步缩小，由于短沟道效应的存在，器件性能的提升受到严峻的挑战。在3‑5 nm工艺节点下，器件的具体结构从鳍型场效应晶体管逐步转变为环栅叠层纳米片晶体管，其使得晶体管拥有更小的导通电阻与更强的栅控能力。本发明利用自有的栅极、源极、漏极金属作为自对准掩膜，制备得到叠层沟道纳米片晶体管。本发明具有制备工艺简单，成本低廉，兼容以硅基、锗基、三五族、IGZO、二维半导体等材料作为沟导电道的晶体管架构等等一系列优点，大大提升了器件性能。
-
公开(公告)号：CN111446288A
公开(公告)日：2020-07-24
申请号：CN202010154718.1
申请日：2020-03-08
Applicant: 复旦大学
IPC: H01L29/06 , H01L29/24 , H01L29/423 , H01L21/34
Abstract: 本发明属于半导体技术领域，具体为一种基于二维材料的NS叠层晶体管及其制备方法。本发明的NS叠层晶体管由两层或数层二维材料的活性层，三层或数层石墨烯或者金属的栅极堆叠共栅组成。本发明的制备方法包括硅/二氧化硅埋栅的制备；硅/二氧化硅衬底上的二维材料的制备；与二维材料不连接的石墨烯或金属电极的制备；二维材料的氧化或者选择性刻蚀和金属电极的选择性刻蚀；与二维材料边缘接触的金属电极以及和金属电极接触的连接电极的制备。本发明提出一种二维材料的新型晶体管结构，不仅解决了硅基晶体管在极小尺度下的短沟道效应问题，而且此类型晶体管可适应5nm以下先进制程工艺，为二维材料在集成电路先进工艺中的应用提供了基础。
-
-
-
Search Results
4
records
(took 0.013 seconds)
