-
公开(公告)号：CN104460938B
公开(公告)日：2017-05-10
申请号：CN201410491467.0
申请日：2014-09-24
Applicant: 国际商业机器公司
IPC: G06F1/32 , G06F12/0897
CPC classification number: G06F1/3275 , G06F1/3225 , G06F12/0835 , G06F12/0897 , G06F2212/1028 , Y02D10/13 , Y02D10/14
Abstract: 本发明公开涉及利用存储器高速缓存在系统范围内节省电力的方法和系统。提供了利用存储器高速缓存在系统范围内节省电力的方法、系统和计算机程序产品。在存储器体系架构中的位置接收存储器访问请求，其中处理存储器访问请求在到达持有所请求数据的存储器设备之前必须使用末级高速缓存。利用存储器控制器使得存储器访问请求等待，并省略向被接受以利用末级高速缓存进行处理的现有存储器访问请求的队列添加存储器访问请求。利用末级高速缓存处理队列中的所有现有存储器访问请求。把末级高速缓存清除到存储器设备。利用避免末级高速缓存的到存储器设备的备选路径处理存储器访问请求。使用作为末级高速缓存的高速缓存设备断电。
-
公开(公告)号：CN1260656C
公开(公告)日：2006-06-21
申请号：CN200310103001.0
申请日：2003-10-29
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0802 , G06F12/1063 , Y02D10/13
Abstract: 本发明公开了一种用于支持不具备系统存储器的数据支持系统的别名支持方法。数据处理系统包括多个处理单元。处理单元包括在比实地址空间更大的虚拟地址空间中运行的易失性高速缓冲存储器。将处理单元以及相应的易失性高速缓冲存储器耦合到在物理地址空间中运行的存储控制器。通过互连，将处理单元和存储控制器耦合到硬盘。处理单元包括一个别名表，后者把至少两个虚拟地址与指向硬盘中的一个存储单元的物理盘地址联系起来。硬盘包含一个虚拟物理转换表，该转换表将一个所述易失性高速缓冲存储器的虚拟地址，转换为指向硬盘中的一个存储单元的物理磁盘地址，而无需通过实地址转换。
-
公开(公告)号：CN104731145A
公开(公告)日：2015-06-24
申请号：CN201410668252.1
申请日：2014-11-20
Applicant: 国际商业机器公司
IPC: G05F1/46
CPC classification number: G05F1/625 , G11C5/063 , G11C5/14 , G11C8/12 , H01L23/50 , H01L25/0657 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
Abstract: 本公开提供用于向三维芯片供电的方法和结构。本发明的实施例包括一种三维(3D)集成器件，所述三维集成器件包括具有第一供给线的第一管芯和具有第二供给线的第二管芯、电力管座和电压选择逻辑部。所述电力管座被连接到所述第一管芯和所述第二管芯，并且被配置为在第一电压线上产生第一电压并且在第二电压线上产生第二电压。所述电压选择逻辑部被连接到所述第一供给线和所述第二供给线，并且被配置为：为所述第一供给线和所述第二供给线中的每一者在所述第一电压线与所述第二电压线之间进行选择。
-
公开(公告)号：CN104658609A
公开(公告)日：2015-05-27
申请号：CN201410645818.9
申请日：2014-11-12
Applicant: 国际商业机器公司
IPC: G11C29/42
CPC classification number: G06F11/1008 , G06F11/1012 , G06F11/108 , G06F2211/109
Abstract: 根据一个实施例，一种存储器系统包括多个存储器设备以及操作地耦合至所述存储器设备的存储器控制器。所述存储器控制器被配置为将写数据划分为多个数据块，其中每个数据块与所述存储器设备之一相关联。所述存储器控制器进一步被配置为生成与每个数据块相对应的局部纠错码(ECC)的实例，并且将每个数据块与相对应的局部ECC的实例相合并，以针对每个存储器设备形成经编码的数据块。此外，所述存储器控制器被配置为将每个经编码的数据块写入到所述存储器设备，而使得每个存储器设备存储所述数据块中具有相对应的局部ECC的实例的一个数据块。所述存储器系统中还可以包括全局ECC以及所述全局ECC的局部ECC。
-
公开(公告)号：CN103988184A
公开(公告)日：2014-08-13
申请号：CN201280060309.9
申请日：2012-11-16
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F11/1076 , G06F11/1064 , G06F12/0815 , G06F12/0895 , G11C2029/0411
Abstract: 提供用于在系统存储器内高效存储元比特的机制。机制组合L/G比特和SUE比特以形成元比特。机制然后确定高速缓存线在第一数据周期上的本地/全局状态。机制向请求高速缓存转发数据，并且请求高速缓存可以基于高速缓存线的本地/全局状态全局重发请求。机制然后确定高速缓存线在第二或者后续数据周期上的特殊不可纠正错误状态。无论是否全局重发请求，机制都执行错误处理。
-
Patent Agency Ranking
公开(公告)号：CN1506850A
公开(公告)日：2004-06-23
申请号：CN200310121335.0
申请日：2003-12-11
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0802 , G06F12/08 , Y02D10/13
Abstract: 本申请公开了一种没有系统存储器的数据处理系统。该数据处理系统包括多个处理单元。这些处理单元具有在大于实地址空间的虚拟地址空间内操作的易失性高速缓存存储器。这些处理单元和各自的易失性存储器与一存储控制器耦合，该存储控制器在等于虚拟地址空间的物理地址空间中进行操作。这些处理单元和存储控制器经由互连与硬盘耦合。该存储控制器允许把来自易失性高速缓存存储器之一的虚拟地址映射到指向硬盘中的存储位置的物理盘地址，而无需经由实地址过渡。
-
公开(公告)号：CN1506838A
公开(公告)日：2004-06-23
申请号：CN200310116975.2
申请日：2003-12-03
Applicant: 国际商业机器公司
IPC: G06F12/02
CPC classification number: H04L69/16 , G06F15/17 , H04L12/42 , H04L67/1002 , H04L69/161 , H04W28/14
Abstract: 在一个多处理器集群系统中包含的处理器通信寄存器(PCR)提供增强的处理器通信。该PCR存储在流水线或并行多处理中有用的信息。每个处理器集群具有排他的权利对该PCR内的一个区进行存储并可持续访问以读取它的内容。每个处理器集群更新该PCR内它的专有区，允许该集群网络内所有其它处理器即时看到该PCR数据内的改变，并越过高速缓存子系统。通过提供将会被立即传至网络且被传送给所有处理器的处理器通信，而无需暂时地限制对该信息的访问或迫使所有处理器持续地争夺同一高速缓存线，以至以无休止的加载、存储和使无效命令流淹没互连和存储器系统，从而提高了该处理器集群网络内的效率。
-
公开(公告)号：CN104460938A
公开(公告)日：2015-03-25
申请号：CN201410491467.0
申请日：2014-09-24
Applicant: 国际商业机器公司
CPC classification number: G06F1/3275 , G06F1/3225 , G06F12/0835 , G06F12/0897 , G06F2212/1028 , Y02D10/13 , Y02D10/14
Abstract: 本发明公开涉及利用存储器高速缓存在系统范围内节省电力的方法和系统。提供了利用存储器高速缓存在系统范围内节省电力的方法、系统和计算机程序产品。在存储器体系架构中的位置接收存储器访问请求，其中处理存储器访问请求在到达持有所请求数据的存储器设备之前必须使用末级高速缓存。利用存储器控制器使得存储器访问请求等待，并省略向被接受以利用末级高速缓存进行处理的现有存储器访问请求的队列添加存储器访问请求。利用末级高速缓存处理队列中的所有现有存储器访问请求。把末级高速缓存清除到存储器设备。利用避免末级高速缓存的到存储器设备的备选路径处理存储器访问请求。使用作为末级高速缓存的高速缓存设备断电。
-
公开(公告)号：CN1270242C
公开(公告)日：2006-08-16
申请号：CN200310116975.2
申请日：2003-12-03
Applicant: 国际商业机器公司
IPC: G06F12/02
CPC classification number: H04L69/16 , G06F15/17 , H04L12/42 , H04L67/1002 , H04L69/161 , H04W28/14
Abstract: 在一个多处理器集群系统中包含的处理器通信寄存器(PCR)提供增强的处理器通信。该PCR存储在流水线或并行多处理中有用的信息。每个处理器集群具有排他的权利对该PCR内的一个区进行存储并可持续访问以读取它的内容。每个处理器集群更新该PCR内它的专有区，允许该集群网络内所有其它处理器即时看到该PCR数据内的改变，并越过高速缓存子系统。通过提供将会被立即传至网络且被传送给所有处理器的处理器通信，而无需暂时地限制对该信息的访问或迫使所有处理器持续地争夺同一高速缓存线，以至以无休止的加载、存储和使无效命令流淹没互连和存储器系统，从而提高了该处理器集群网络内的效率。
-
公开(公告)号：CN1270241C
公开(公告)日：2006-08-16
申请号：CN200310116974.8
申请日：2003-12-03
Applicant: 国际商业机器公司
IPC: G06F12/02
CPC classification number: G06F9/30101
Abstract: 在一个多处理器系统内的每个处理器中包含的处理器通信寄存器(PCR)提供增强的处理器通信。每个PCR存储在流水线或并行多重处理中有用的完全相同的处理器通信信息。每个处理器有排他的权利向每个PCR内的一个区进行存储并能持续地访问以读取它自己的PCR的内容。每个处理器更新所有PCR内它的专用区，即时地允许所有其他处理器看到PCR数据内的改变并越过高速缓存子系统。通过提供立即会传送到所有处理器的处理器通信而无需暂时地限制对该信息的访问或迫使所有处理器持续地争夺同一高速缓存行以致以无休止的“加载”、“存储”和“使无效”命令流淹没互连和存储器系统，从而显著地提高了多处理器系统内的效率。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.02 seconds)
