公开(公告)号：CN114747016A

公开(公告)日：2022-07-12

申请号：CN202080084126.5

申请日：2020-11-27

Applicant: 国际商业机器公司

Inventor： A·雷茨尼采克 ,  K·巴拉克里希南 ,  B·赫克玛特绍塔巴里 ,  安藤崇志

IPC: H01L27/24 ,  H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体结构(100)可以包括：两个竖直传输场效应晶体管，该竖直传输场效应晶体管包括顶部源漏极(124)、底部源漏极(106)和外延沟道(120)；以及在两个竖直传输场效应晶体管之间的电阻式随机存取存储器，该电阻式随机存取存储器可以包括氧化物层(144)、顶部电极(146)和底部电极，其中，氧化物层(144)可以接触两个竖直场效应晶体管的顶部源漏极。顶部源漏极(124)可以用作电阻式随机存取存储器的底部电极。半导体结构(100)可以包括在两个竖直传输场效应晶体管之间的浅沟槽隔离(136)，该浅沟槽隔离(136)可以被嵌入在第一间隔物(108)、被掺杂的源极(106)、以及衬底(102)的一部分中。

公开(公告)号：CN116648786A

公开(公告)日：2023-08-25

申请号：CN202180085251.2

申请日：2021-10-19

Applicant: 国际商业机器公司

Inventor： A·雷兹尼克 ,  谢瑞龙 ,  K·巴拉克里希南 ,  B·赫克马特肖尔塔巴里

IPC: H01L27/092

Abstract: 一种半导体器件，包括两个存储器单元的第一纳米片堆叠体以及上部纳米片堆叠体，所述第一纳米片堆叠体包括衬底上的下部纳米片堆叠体，所述下部纳米片堆叠体包括第一功函数金属和半导体沟道材料的交替层，所述交替层彼此竖直对准并叠置，所述上部纳米片堆叠体包括第二功函数金属和半导体沟道材料的交替层，所述交替层彼此竖直对准并叠置，所述上部纳米片堆叠体竖直对准和叠置在所述下部纳米片堆叠体上，其中，包括该下部纳米片堆叠体的两个存储器单元中的第一存储器单元包括第一阈值电压，并且包括该上部纳米片堆叠体的两个存储器单元中的第二存储器单元包括第二阈值电压，其中，所述第一阈值电压不同于所述第二阈值电压。形成包括两个存储器单元的第一纳米片堆叠体的半导体器件。

公开(公告)号：CN115917752A

公开(公告)日：2023-04-04

申请号：CN202180039416.2

申请日：2021-06-02

Applicant: 国际商业机器公司

Inventor： A·雷茨尼采克 ,  B·赫克玛特绍塔巴里 ,  K·巴拉克里希南

IPC: H01L29/06 ,  H01L21/331 ,  H01L29/739

Abstract: 一个或多个选通纳米片二极管设置在衬底上并且由纳米片结构制成。第一(第二)源极/漏极(S/D)布置在衬底上。第一(第二)S/D具有第一(第二)S/D掺杂类型的第一(第二)S/D掺杂浓度。一个或多个p‑n结形成一个或多个相应的二极管。p‑n结中的每个具有第一侧和第二侧。p‑n结的第一(第二)侧电和物理地连接至第一(第二)S/D并且分别具有相同类型的掺杂。由栅极电介质层和栅极金属制成的栅极堆叠体接界并围绕p‑n结中的每个。

公开(公告)号：CN120019394A

公开(公告)日：2025-05-16

申请号：CN202380072543.1

申请日：2023-09-08

Applicant: 国际商业机器公司

Inventor： K·巴拉克里希南 ,  A·法尔克 ,  M·桑德贝格 ,  J·奥尔卡特

IPC: G06N10/40

Abstract: 提供了用于缓解在量子处理器中的缺陷的影响的方法和系统。一种缓解系统包括量子处理器，该量子处理器包括多个量子比特。该系统包括可以被调谐以产生不同波长的光脉冲的发光源。该系统包括带通滤波器阵列。每个带通滤波器与量子处理器上的量子比特对准，并且具有唯一的通带。该系统可以包括控制器，该控制器被配置为接收对量子比特的选择并且被配置为调谐该发光源以发射光脉冲，该光脉冲具有落入与所选择的量子比特对准的带通滤波器的范围中的波长。光脉冲被用于加扰处理器中的强耦合二能级系统(TLS)的整体。

公开(公告)号：CN120019393A

公开(公告)日：2025-05-16

申请号：CN202380072324.3

申请日：2023-09-08

Applicant: 国际商业机器公司

Inventor： M·桑德贝格 ,  A·法尔克 ,  K·巴拉克里希南 ,  J·奥尔卡特

IPC: G06N10/40 ,  H04B10/70

Abstract: 提供了用于缓解在量子处理器中的缺陷的影响的方法和系统。一种缓解系统包括具有多个量子比特的量子处理器。该系统包括发光源阵列。每个发光源与量子处理器上的量子比特对准。该系统包括控制器，该控制器被配置为接收对量子比特的选择并且使来自该发光源阵列的发光源能够向该选择的量子比特发射光。该光用于打乱量子处理器中的强耦合二能级系统(TLS)。

公开(公告)号：CN120019392A

公开(公告)日：2025-05-16

申请号：CN202380072323.9

申请日：2023-09-08

Applicant: 国际商业机器公司

Inventor： A·法尔克 ,  M·桑德贝格 ,  K·巴拉克里希南 ,  O·蒂亚尔 ,  J·奥尔卡特

IPC: G06N10/40 ,  H04B10/70

Abstract: 提供了用于缓解在量子处理器中的缺陷的影响的方法和系统。缓解系统使用了施加光脉冲和检查量子比特弛豫时间的迭代过程来消除或最小化与量子比特的二能级系统(TLS)交互。该系统施加第一光脉冲以照射具有一个或多个量子比特的量子处理器。该系统在施加第一光脉冲之后接收在不同电场频率下测量的量子比特弛豫时间。该系统在确定所接收的量子比特弛豫时间指示在该量子处理器中存在强耦合TLS时施加第二光脉冲以照射该量子处理器。

公开(公告)号：CN116601778A

公开(公告)日：2023-08-15

申请号：CN202180083393.5

申请日：2021-11-23

Applicant: 国际商业机器公司

Inventor： A·雷兹尼克 ,  B·赫克马特肖尔塔巴里 ,  K·巴拉克里希南

IPC: H01L29/737

Abstract: 公开了垂直双极结型晶体管(VBJT)，每个VBJT具有以不同的电路配置连接在电路中的一个或多个电阻器。VBJT具有发射极子结构，该发射极子结构包括发射极层、集电极、本征基极、一个或多个掺杂外延区以及一个或多个电阻器。本征基极、(多个)掺杂外延区和(多个)电阻器在发射极层和集电极之间的沟道中堆叠在一起。描述了各种电路配置和结构，包括共集电极电路、共发射极电路和发射极退化电路。公开了制造这些配置/结构的方法。