一种基于边界扫描电路的SIP器件可测试性方法

    公开(公告)号:CN110717307A

    公开(公告)日:2020-01-21

    申请号:CN201910859080.9

    申请日:2019-09-11

    Abstract: 本发明公开了一种基于边界扫描电路的SIP器件可测试性方法。具体包括步骤1:基于边界扫描可测试性技术建立系统级封装器件结构的基本可测试性电路结构;步骤2:基于边界扫描可测试性方法对电路中非JTAG器件的测试改进设计;步骤3:基于边界扫描可测试性方法对器件中电路网络的测试改进设计。本发明提高对封装器件的覆盖率,提高封装系统中电路网络的覆盖率,从而对系统级封装器件的可测试性进行评估,方便对系统内的电路进行调试,及高效的检测封装系统内的电路的完备性。

    一种面向系统级封装SIP器件的可靠性分析系统及方法

    公开(公告)号:CN110222428A

    公开(公告)日:2019-09-10

    申请号:CN201910495853.X

    申请日:2019-06-10

    Abstract: 本发明属于系统级封装器件中的可靠性计算领域,具体涉及一种面向系统级封装SIP器件的可靠性分析系统及方法。本发明通过使用真实试验数据对有限元仿真数据进行不断对比、验证和修正。通过真实的实验数据支持仿真系统的模拟抽样,数据更加接近标准值。本发明通过使用针对不同环境下的系统级封装器件的可靠性分析模型,对不同环境下的系统级封装器件的有限元模型分别进行可靠性评估,保证了可靠度的准确性。本发明的可靠性计算结果均有有限元仿真结果支持,同时有限元仿真结果又由少量典型的真实试验结果验证修正。不仅在保证了结果的正确性与真实性,同时大幅度的缩短了计算周期与试验成本。

    一种基于边界扫描电路的SIP器件可测试性方法

    公开(公告)号:CN110717307B

    公开(公告)日:2024-03-22

    申请号:CN201910859080.9

    申请日:2019-09-11

    Abstract: 本发明公开了一种基于边界扫描电路的SIP器件可测试性方法。具体包括步骤1:基于边界扫描可测试性技术建立系统级封装器件结构的基本可测试性电路结构;步骤2:基于边界扫描可测试性方法对电路中非JTAG器件的测试改进设计;步骤3:基于边界扫描可测试性方法对器件中电路网络的测试改进设计。本发明提高对封装器件的覆盖率,提高封装系统中电路网络的覆盖率,从而对系统级封装器件的可测试性进行评估,方便对系统内的电路进行调试,及高效的检测封装系统内的电路的完备性。

Patent Agency Ranking