-
公开(公告)号：CN102761508A
公开(公告)日：2012-10-31
申请号：CN201210273244.8
申请日：2012-08-02
Applicant: 哈尔滨工业大学
Abstract: 用于可见光通信系统中的多进制归零光脉冲幅度调制和解调方法，涉及一种多进制归零光脉冲幅度调制和解调方法。它是针对室内照明要求、保证数据传输过程中不造成光源闪烁，同时兼顾光源明暗控制功能而设计的一种用来提升可见光通信系统数据传输速率的调制方法。调制方法：将可见光通信系统的M进制的系统数据采用MRZOPAM的方法调制为归零型幅度形式脉冲；所述调制方法是通过改变M进制的系统数据的格雷码所对应的归零脉冲的幅度实现的；解调方法：将调制后的归零幅度脉冲根据解调公式获得解调制后的数据。本发明适用于可见光通信系统中。
-
公开(公告)号：CN101848311B
公开(公告)日：2011-09-28
申请号：CN201010110731.3
申请日：2010-02-21
Applicant: 哈尔滨工业大学
Abstract: 基于Avalon总线JPEG2000的EBCOT编码器，涉及一种JPEG2000的EBCOT编码器，解决了现有技术的JPEG2000的EBCOT编码器存在速度慢、灵活性差、过程复杂的问题。它包括Avalon总线接口和EBCOT Tier-1编码器，所述Avalon总线接口的时钟信号、复位信号、开始信号、编码完成信号、编码块写信号、编码块数据信号、编码块地址信号、输出字节存储器地址信号和输出字节存储器数据信号输入端与编码控制模块相连，编码控制模块与msb个位平面编码器相连，位平面编码器与算术编码器相连，算术编码器与输出字节存储器RAM相连，msb为最高位平面检测模块检测编码控制模块的最高位平面的数值。本发明的编码器可以更好的应用于整个JPEG2000编码器中。
-
公开(公告)号：CN101848311A
公开(公告)日：2010-09-29
申请号：CN201010110731.3
申请日：2010-02-21
Applicant: 哈尔滨工业大学
Abstract: 基于Avalon总线JPEG2000的EBCOT编码器，涉及一种JPEG2000的EBCOT编码器，解决了现有技术的JPEG2000的EBCOT编码器存在速度慢、灵活性差、过程复杂的问题。它包括Avalon总线接口和EBCOTTier-1编码器，所述Avalon总线接口的时钟信号、复位信号、开始信号、编码完成信号、编码块写信号、编码块数据信号、编码块地址信号、输出字节存储器地址信号和输出字节存储器数据信号输入端与编码控制模块相连，编码控制模块与msb个位平面编码器相连，位平面编码器与算术编码器相连，算术编码器与输出字节存储器RAM相连，msb为最高位平面检测模块检测编码控制模块的最高位平面的数值。本发明的编码器可以更好的应用于整个JPEG2000编码器中。
-
公开(公告)号：CN103745481A
公开(公告)日：2014-04-23
申请号：CN201410039954.3
申请日：2014-01-27
Applicant: 哈尔滨工业大学
IPC: G06T7/00
Abstract: 圆霍夫变换的高速VLSI结构，涉及一种圆检测装置。为了解决目前采用圆霍夫变换的圆检测装置存在检测实时性低的问题。它是基于FPGA或ASIC实现，边缘信息提取模块，用于在接收的数字图像信息中提取边缘位图信息；乒乓结构片外RAM，用于存储提取的边缘位图信息；圆霍夫变换模块，用于从乒乓结构片外RAM中从读取边缘位图信息，并根据所述边缘位图信息、利用圆霍夫变换算法得出备选圆的位置及半径信息；边缘RAM及备选圆FIFO乒乓结构，用于存储备选圆的位置、半径和边缘位图信息；圆验证模块，对备选圆的位置及半径信息进行验证，并输出最终检测结果。它适用于在进行图像处理中的圆检测。
-
Patent Agency Ranking
公开(公告)号：CN102201832A
公开(公告)日：2011-09-28
申请号：CN201110123462.9
申请日：2011-05-13
Applicant: 哈尔滨工业大学
IPC: H04B1/7093 , H04B1/7075
Abstract: 基于时分复用的并行匹配滤波器。它涉及扩频通信领域，它针对传统的匹配滤波器硬件消耗大的缺点。它包括M个移位寄存器、M个乘法器、M+1个数据选择器、一个移位累加器、一个M级的FIFO结构、N个寄存器、一个第一累加器和一个第二累加器；把输入序列与本地整个周期扩频码的相关运算分段进行，最后叠加起来形成全周期的相关值。对每段的相关运算使用相同的寄存器、乘法器和加法单元，并把每段的相关值存入FIFO结构中，最后把各段数据相加形成整个周期的相关值。在保持扩频增益不变的情况下，由于每段数据跟本地数据的相关值计算采用了相同的逻辑资源，因而硬件消耗得到大幅度降低。这适用于长周期伪码的快速捕获。
-
公开(公告)号：CN101308697B
公开(公告)日：2011-08-24
申请号：CN200810064901.1
申请日：2008-07-10
Applicant: 哈尔滨工业大学
Abstract: 基于SDRAM的大容量FIFO突发缓存器及数据存储方法，它涉及突发缓存领域，它解决了FIFO突发缓存容量小、价格高的问题，以及采用SDRAM存储器所带来的无法同时完成读写操作和操作效率低的缺点。本发明的SDRAM控制器是用来控制SDRAM存储器的模块，主控制器是整个系统的控制核心，负责整体的调度。输入缓存器和输出缓存器是两个小容量的FIFO，分别作为输入数据的缓冲和输出数据的缓冲，输入数据首先进入输入缓存器，当输入缓存器中的数据达到一定数量后，由主控制器将部分输入缓存器中数据导入SDRAM存储器；当输出缓存器中数据不足时，由主控制器将部分SDRAM存储器中数据导出至输出缓存器。数据的读写速率最高可达75MHz、成本低。
-
公开(公告)号：CN101308697A
公开(公告)日：2008-11-19
申请号：CN200810064901.1
申请日：2008-07-10
Applicant: 哈尔滨工业大学
Abstract: 基于SDRAM的大容量FIFO突发缓存器及数据存储方法，它涉及突发缓存领域，它解决了FIFO突发缓存容量小、价格高的问题，以及采用SDRAM存储器所带来的无法同时完成读写操作和操作效率低的缺点。本发明的SDRAM控制器是用来控制SDRAM存储器的模块，主控制器是整个系统的控制核心，负责整体的调度。输入缓存器和输出缓存器是两个小容量的FIFO，分别作为输入数据的缓冲和输出数据的缓冲，输入数据首先进入输入缓存器，当输入缓存器中的数据达到一定数量后，由主控制器将部分输入缓存器中数据导入SDRAM存储器；当输出缓存器中数据不足时，由主控制器将部分SDRAM存储器中数据导出至输出缓存器。数据的读写速率最高可达75MHz、成本低。
-
公开(公告)号：CN102761508B
公开(公告)日：2014-12-03
申请号：CN201210273244.8
申请日：2012-08-02
Applicant: 哈尔滨工业大学
IPC: H04L27/04 , H04L27/06 , H04B10/116
Abstract: 用于可见光通信系统中的多进制归零光脉冲幅度调制和解调方法，涉及一种多进制归零光脉冲幅度调制和解调方法。它是针对室内照明要求、保证数据传输过程中不造成光源闪烁，同时兼顾光源明暗控制功能而设计的一种用来提升可见光通信系统数据传输速率的调制方法。调制方法：将可见光通信系统的M进制的系统数据采用MRZOPAM的方法调制为归零型幅度形式脉冲；所述调制方法是通过改变M进制的系统数据的格雷码所对应的归零脉冲的幅度实现的；解调方法：将调制后的归零幅度脉冲根据解调公式获得解调制后的数据。本发明适用于可见光通信系统中。
-
公开(公告)号：CN102201832B
公开(公告)日：2013-07-03
申请号：CN201110123462.9
申请日：2011-05-13
Applicant: 哈尔滨工业大学
IPC: H04B1/7093 , H04B1/7075
Abstract: 基于时分复用的并行匹配滤波器。它涉及扩频通信领域，它针对传统的匹配滤波器硬件消耗大的缺点。它包括M个移位寄存器、M个乘法器、M+1个数据选择器、一个移位累加器、一个M级的FIFO结构、N个寄存器、一个第一累加器和一个第二累加器；把输入序列与本地整个周期扩频码的相关运算分段进行，最后叠加起来形成全周期的相关值。对每段的相关运算使用相同的寄存器、乘法器和加法单元，并把每段的相关值存入FIFO结构中，最后把各段数据相加形成整个周期的相关值。在保持扩频增益不变的情况下，由于每段数据跟本地数据的相关值计算采用了相同的逻辑资源，因而硬件消耗得到大幅度降低。这适用于长周期伪码的快速捕获。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.025 seconds)
