公开(公告)号：CN102201832A

公开(公告)日：2011-09-28

申请号：CN201110123462.9

申请日：2011-05-13

Applicant: 哈尔滨工业大学

Inventor： 赵雅琴 ,  江立辉 ,  王刚毅 ,  宁文静 ,  任广辉 ,  吴芝路

IPC: H04B1/7093 ,  H04B1/7075

Abstract: 基于时分复用的并行匹配滤波器。它涉及扩频通信领域，它针对传统的匹配滤波器硬件消耗大的缺点。它包括M个移位寄存器、M个乘法器、M+1个数据选择器、一个移位累加器、一个M级的FIFO结构、N个寄存器、一个第一累加器和一个第二累加器；把输入序列与本地整个周期扩频码的相关运算分段进行，最后叠加起来形成全周期的相关值。对每段的相关运算使用相同的寄存器、乘法器和加法单元，并把每段的相关值存入FIFO结构中，最后把各段数据相加形成整个周期的相关值。在保持扩频增益不变的情况下，由于每段数据跟本地数据的相关值计算采用了相同的逻辑资源，因而硬件消耗得到大幅度降低。这适用于长周期伪码的快速捕获。

公开(公告)号：CN102201832B

公开(公告)日：2013-07-03

申请号：CN201110123462.9

申请日：2011-05-13

Applicant: 哈尔滨工业大学

Inventor： 赵雅琴 ,  江立辉 ,  王刚毅 ,  宁文静 ,  任广辉 ,  吴芝路

IPC: H04B1/7093 ,  H04B1/7075

Abstract: 基于时分复用的并行匹配滤波器。它涉及扩频通信领域，它针对传统的匹配滤波器硬件消耗大的缺点。它包括M个移位寄存器、M个乘法器、M+1个数据选择器、一个移位累加器、一个M级的FIFO结构、N个寄存器、一个第一累加器和一个第二累加器；把输入序列与本地整个周期扩频码的相关运算分段进行，最后叠加起来形成全周期的相关值。对每段的相关运算使用相同的寄存器、乘法器和加法单元，并把每段的相关值存入FIFO结构中，最后把各段数据相加形成整个周期的相关值。在保持扩频增益不变的情况下，由于每段数据跟本地数据的相关值计算采用了相同的逻辑资源，因而硬件消耗得到大幅度降低。这适用于长周期伪码的快速捕获。