-
公开(公告)号：CN105205201A
公开(公告)日：2015-12-30
申请号：CN201510344663.X
申请日：2015-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G03F1/36 , G06F17/5068 , G06F17/5072 , G06F2217/12 , H01L21/76229 , H01L27/0203 , H01L27/0207
Abstract: 本发明提供了集成电路(IC)方法的实施例，该方法包括接收IC设计布局，IC设计布局具有多个主要部件和多个空间块。该IC方法也包括计算最优化的块伪密度比率r0以使图案密度均匀性(UPD)最优化，确定目标块伪密度比率R，确定不可印刷的伪部件的尺寸、节距和类型，生成不可印刷的伪部件的图案以及将不可印刷的伪部件添加在IC设计布局中。
-
公开(公告)号：CN110957250A
公开(公告)日：2020-04-03
申请号：CN201910925809.8
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/677 , H01L21/67
Abstract: 在一些实施例中提供一种运输系统，包括：自动车，配置成横越第一预定路径；以及感应器系统，位在自动车上，感应器系统配置成沿着在自动车前方的一或两个楼板沿着第一预定路径上检测垂直障碍物，其中自动车配置成响应于检测到垂直障碍物而横越第二预定路径。
-
公开(公告)号：CN105205201B
公开(公告)日：2018-08-28
申请号：CN201510344663.X
申请日：2015-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G03F1/36 , G06F17/5068 , G06F17/5072 , G06F2217/12 , H01L21/76229 , H01L27/0203 , H01L27/0207
Abstract: 本发明提供了集成集成电路(IC)方法的实施例，该方法包括接收IC设计布局，IC设计布局具有多个主要部件和多个空间块。该IC方法也包括计算最优化的块伪密度比率r0以使图案密度均匀性(UPD)最优化，确定目标块伪密度比率R，确定不可印刷的伪部件的尺寸、节距和类型，生成不可印刷的伪部件的图案以及将不可印刷的伪部件添加在IC设计布局中。
-
公开(公告)号：CN112530849A
公开(公告)日：2021-03-19
申请号：CN202010977947.3
申请日：2020-09-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/68
Abstract: 本公开的一些实施例公开一种方法，用于在一半导体制造环境中相对于一固定装置来定位一活动装置。方法包括检测在一目标定点处固定至固定装置的一目标，其中目标定点对应于目标相对于固定装置上的一参考点的一定点，基于检测目标来决定一第一位置坐标偏移值，利用第一位置坐标偏移值，相对于固定装置来移动活动装置，以训练活动装置相对于固定装置移动，以便于执行一半导体制造操作。
-
Patent Agency Ranking
公开(公告)号：CN105720052B
公开(公告)日：2018-11-06
申请号：CN201510535074.X
申请日：2015-08-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/027 , G06F17/50
Abstract: 本发明提供一种将设计形状转换成像素值的方法。该方法可用于控制对工件执行的直写或其他的光刻工艺。在示例性实施例中，该方法包括计算系统接收设计数据库，该设计数据库指定具有四个以上的顶点的部件。计算系统还接收像素栅格。确定对应于部件的一组矩形，并且计算系统基于该组矩形确定与部件重叠的像素栅格的像素的面积。在一些这样的实施例中，基于与部件重叠的面积确定用于像素的光刻曝光强度，并且提供用于图案化工件的光刻曝光强度。本发明还提供了栅格化电路布局数据的系统及方法。
-
-
公开(公告)号：CN105278257B
公开(公告)日：2017-10-20
申请号：CN201510312208.1
申请日：2015-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: H01J37/3174 , H01J2237/31761 , H01J2237/31769 , H01L21/0277
Abstract: 本发明提供了IC方法的一个实施例。首先接收IC设计布局的多个模板的图案密度(PD)。然后从多个模板中识别高PD离群值模板和低PD离群值模板。将高PD离群值模板分离为模板的多个子集，并且模板的每个子集携带高PD离群值模板的PD的部分。对低PD离群值模板实施PD均匀性(PDU)优化以及通过使用相应的模板的子集实施多个单独的曝光工艺。本发明涉及制造集成电路的方法。
-
公开(公告)号：CN105720052A
公开(公告)日：2016-06-29
申请号：CN201510535074.X
申请日：2015-08-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/027 , G06F17/50
CPC classification number: G03F7/70508 , G03F7/70291 , G03F7/70383 , H01J2237/31764 , H01L27/0207 , G06F17/5068 , H01L21/0274
Abstract: 本发明提供一种将设计形状转换成像素值的方法。该方法可用于控制对工件执行的直写或其他的光刻工艺。在示例性实施例中，该方法包括计算系统接收设计数据库，该设计数据库指定具有四个以上的顶点的部件。计算系统还接收像素栅格。确定对应于部件的一组矩形，并且计算系统基于该组矩形确定与部件重叠的像素栅格的像素的面积。在一些这样的实施例中，基于与部件重叠的面积确定用于像素的光刻曝光强度，并且提供用于图案化工件的光刻曝光强度。本发明还提供了栅格化电路布局数据的系统及方法。
-
公开(公告)号：CN105278257A
公开(公告)日：2016-01-27
申请号：CN201510312208.1
申请日：2015-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: H01J37/3174 , H01J2237/31761 , H01J2237/31769 , H01L21/0277
Abstract: 本发明提供了IC方法的一个实施例。首先接收IC设计布局的多个模板的图案密度(PD)。然后从多个模板中识别高PD离群值模板和低PD离群值模板。将高PD离群值模板分离为模板的多个子集，并且模板的每个子集携带高PD离群值模板的PD的部分。对低PD离群值模板实施PD均匀性(PDU)优化以及通过使用相应的模板的子集实施多个单独的曝光工艺。本发明涉及制造集成电路的方法。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
