公开(公告)号：CN102810474A

公开(公告)日：2012-12-05

申请号：CN201110324382.X

申请日：2011-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马威宇 ,  朱芳村 ,  阎桂凤 ,  王耀彬

IPC: H01L21/3213 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76816 ,  H01L21/7684 ,  H01L21/76879 ,  H01L23/528 ,  H01L27/0629 ,  H01L29/0619 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种方法，包括：在半导体衬底的表面上形成晶体管，其中，形成晶体管的步骤包括：形成栅电极；以及形成与栅电极邻近的源极/漏极区域。形成第一金属部件，第一金属部件的至少一部分与栅电极处于相同层级。形成第二金属部件，第二金属部件位于第一金属部件的上方并且与第一金属部件相接触，其中，同时形成第二金属部件。去除第一个第二金属部件，并且通过第三金属部件替换第一个第二金属部件，其中，没有去除第二个第二金属部件。形成第四金属部件，第四金属部件位于栅电极的正上方并且与栅电极相接触，其中，使用相同的金属填充工艺形成第三金属部件和第四金属部件。本发明还提供了一种用于提高层间电介质中的金属图案的密度的器件制造方法。

公开(公告)号：CN102738245B

公开(公告)日：2015-04-22

申请号：CN201110238114.6

申请日：2011-08-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余名薪 ,  阎桂凤

IPC: H01L29/861 ,  H01L29/40 ,  H01L27/02

CPC classification number: H01L29/861 ,  H01L27/0255

Abstract: 一种电路结构包括第一隔离区域以及第一伪栅电极，该第一伪栅电极在第一隔离区域上并且与其垂直重叠。二极管的第一拾取区域形成在第一隔离区域的相对面上，其中，第一拾取区域的侧壁与第一隔离区域的相对侧壁接触。二极管的第二拾取区域形成在第一拾取区域和第一隔离区域的结合区域的相对面上，其中，第一拾取区域和第二拾取区域是相反的导电类型。阱区域在第一拾取区域和第二拾取区域以及第一隔离区域下面，其中，阱区域的导电类型与第二拾取区域的相同。本发明还提供了一种带有嵌入式伪栅电极的二极管。

公开(公告)号：CN102810474B

公开(公告)日：2015-02-18

申请号：CN201110324382.X

申请日：2011-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马威宇 ,  朱芳村 ,  阎桂凤 ,  王耀彬

IPC: H01L21/3213 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76816 ,  H01L21/7684 ,  H01L21/76879 ,  H01L23/528 ,  H01L27/0629 ,  H01L29/0619 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种方法，包括：在半导体衬底的表面上形成晶体管，其中，形成晶体管的步骤包括：形成栅电极；以及形成与栅电极邻近的源极/漏极区域。形成第一金属部件，第一金属部件的至少一部分与栅电极处于相同层级。形成第二金属部件，第二金属部件位于第一金属部件的上方并且与第一金属部件相接触，其中，同时形成第二金属部件。去除第一个第二金属部件，并且通过第三金属部件替换第一个第二金属部件，其中，没有去除第二个第二金属部件。形成第四金属部件，第四金属部件位于栅电极的正上方并且与栅电极相接触，其中，使用相同的金属填充工艺形成第三金属部件和第四金属部件。本发明还提供了一种用于提高层间电介质中的金属图案的密度的器件制造方法。

公开(公告)号：CN102738245A

公开(公告)日：2012-10-17

申请号：CN201110238114.6

申请日：2011-08-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余名薪 ,  阎桂凤

IPC: H01L29/861 ,  H01L29/40 ,  H01L27/02

CPC classification number: H01L29/861 ,  H01L27/0255

Abstract: 一种电路结构包括第一隔离区域以及第一伪栅电极，该第一伪栅电极在第一隔离区域上并且与其垂直重叠。二极管的第一拾取区域形成在第一隔离区域的相对面上，其中，第一拾取区域的侧壁与第一隔离区域的相对侧壁接触。二极管的第二拾取区域形成在第一拾取区域和第一隔离区域的结合区域的相对面上，其中，第一拾取区域和第二拾取区域是相反的导电类型。阱区域在第一拾取区域和第二拾取区域以及第一隔离区域下面，其中，阱区域的导电类型与第二拾取区域的相同。本发明还提供了一种带有嵌入式伪栅电极的二极管。

公开(公告)号：CN222339885U

公开(公告)日：2025-01-10

申请号：CN202420788363.5

申请日：2024-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈佳惠 ,  钟淑维 ,  阎桂凤 ,  张家荣

IPC: H10D84/82 ,  H01L23/528

Abstract: 本申请涉及一种集成电路驱动器及集成电路，集成电路驱动器包括与第二类型晶体管的叠接布置串联耦合的第一类型晶体管的叠接布置，第二类型晶体管不同于第一类型晶体管。每一叠接布置包括：有源区域，在第一方向上延伸；栅极结构，垂直于第一方向延伸且在与叠接布置的晶体管对应的位置处上覆于有源区域上；第一金属段至第四金属段，在IC的第一金属层中在第一方向上延伸；第一通孔及第二通孔，将相应的第一栅极结构及第二栅极结构电性耦合至第一金属段及第二金属段；第三通孔，将叠接布置的源极端子电性耦合至第三金属段；以及第四通孔，将叠接布置的漏极端子电性耦合至第四金属段。第三金属段与第四金属段沿着第一方向对齐。