公开(公告)号：CN109585317B

公开(公告)日：2022-11-29

申请号：CN201810619055.9

申请日：2018-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱当荣 ,  林鸿志 ,  王敏哲

IPC: H01L21/66

Abstract: 一种测试具有多个电端子的集成电路封装的测试设备包括基座、插座、多个导电引脚及多个导电柱。所述基座包括多个电接点。所述插座设置在基座上且包括往远离基座方向弯曲的弯曲部分及分布在插座中的多个贯穿孔。所述导电引脚分别设置在贯穿孔中且电连接到电接点，其中所述导电引脚中的每一者从插座的上表面突出以形成与电端子中的一者的暂时电连接。所述导电柱设置在基座上且连接到弯曲部分，其中所述导电柱中的每一者电连接导电引脚中的一者与电接点中的一者。

公开(公告)号：CN104851814B

公开(公告)日：2018-06-08

申请号：CN201510059724.8

申请日：2015-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  吴集锡 ,  邱文智 ,  李祥帆 ,  戴世芃 ,  邱当荣

IPC: H01L21/58 ,  H01L21/60 ,  H01L21/66 ,  H01L23/488 ,  H01L23/544

CPC classification number: H01L25/0652 ,  H01L21/78 ,  H01L22/14 ,  H01L22/20 ,  H01L22/32 ,  H01L24/09 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/09515 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81007 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2225/06596 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提出了一种形成集成电路封装件的方法。第一多个第一层堆叠件被安装在衬底上，其中，衬底具有与第一层堆叠件中的每一个堆叠件均相应的一个或多个接触焊盘并且具有与第一层堆叠件中的每一个堆叠件均相配套的一个或多个探测焊盘。电测试第一层堆叠件中的每一个堆叠件并且识别已知良好的第一层堆叠件和已知不良的第一层堆叠件。第一多个堆叠衬底被安装在已知良好的第一层堆叠件上，由此形成多个第二层堆叠件。电测试第二层堆叠件中的每一个堆叠件以识别已知良好的第二层堆叠件和已知不良的第二层堆叠件。本发明还提供了根据该形成集成电路封装件的方法而形成的半导体器件。

公开(公告)号：CN112420536A

公开(公告)日：2021-02-26

申请号：CN202010848383.3

申请日：2020-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王敏哲 ,  邱当荣 ,  赖启彰 ,  蔡佳衡 ,  李明机 ,  廖伟益

IPC: H01L21/66

Abstract: 此处提供半导体装置结构。半导体装置结构包括半导体基板，其具有测试区，与多个第一导电线路位于测试区上。第一导电线路是电性串联。半导体装置结构亦包括多个第二导电线路位于测试区上。第二导电线路是电性串联，且第二导电线路与第一导电线路物理分隔。半导体装置结构还包括多个磁性结构，其包覆第一导电线路的部分并包覆第二导电线路的部分。磁性结构排列成行。

公开(公告)号：CN109585317A

公开(公告)日：2019-04-05

申请号：CN201810619055.9

申请日：2018-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱当荣 ,  林鸿志 ,  王敏哲

IPC: H01L21/66

Abstract: 一种测试具有多个电端子的集成电路封装的测试设备包括基座、插座、多个导电引脚及多个导电柱。所述基座包括多个电接点。所述插座设置在基座上且包括往远离基座方向弯曲的弯曲部分及分布在插座中的多个贯穿孔。所述导电引脚分别设置在贯穿孔中且电连接到电接点，其中所述导电引脚中的每一者从插座的上表面突出以形成与电端子中的一者的暂时电连接。所述导电柱设置在基座上且连接到弯曲部分，其中所述导电柱中的每一者电连接导电引脚中的一者与电接点中的一者。

公开(公告)号：CN104851814A

公开(公告)日：2015-08-19

申请号：CN201510059724.8

申请日：2015-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  吴集锡 ,  邱文智 ,  李祥帆 ,  戴世芃 ,  邱当荣

IPC: H01L21/58 ,  H01L21/60 ,  H01L21/66 ,  H01L23/488 ,  H01L23/544

CPC classification number: H01L25/0652 ,  H01L21/78 ,  H01L22/14 ,  H01L22/20 ,  H01L22/32 ,  H01L24/09 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/09515 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81007 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2225/06596 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提出了一种形成集成电路封装件的方法。第一多个第一层堆叠件被安装在衬底上，其中，衬底具有与第一层堆叠件中的每一个堆叠件均相应的一个或多个接触焊盘并且具有与第一层堆叠件中的每一个堆叠件均相配套的一个或多个探测焊盘。电测试第一层堆叠件中的每一个堆叠件并且识别已知良好的第一层堆叠件和已知不良的第一层堆叠件。第一多个堆叠衬底被安装在已知良好的第一层堆叠件上，由此形成多个第二层堆叠件。电测试第二层堆叠件中的每一个堆叠件以识别已知良好的第二层堆叠件和已知不良的第二层堆叠件。本发明还提供了根据该形成集成电路封装件的方法而形成的半导体器件。