公开(公告)号：CN108806739A

公开(公告)日：2018-11-13

申请号：CN201711242526.0

申请日：2017-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 池育德 ,  李建毅 ,  吴正洲 ,  邱奕介 ,  史毅骏 ,  威廉·J·加拉格尔

IPC: G11C11/16

CPC classification number: G11C11/1677 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675

Abstract: 本揭露涉及存储器的写入算法。本发明实施例涉及一种用于验证存储器单元(例如非易失性存储器单元)中的写入操作的方法，其包含：执行所述存储器单元的第一读取操作以测量与所述存储器单元相关联的第一电流；和比较与所述存储器单元相关联的所测量的第一电流与第一预定阈值电流以确定所述写入操作是否已改变所述存储器单元的状态。如果与所述存储器单元相关联的所测量的第一电流指示所述写入操作已改变所述存储器单元的状态，那么所述方法进一步包含：执行所述存储器单元的第二读取操作以测量与所述存储器单元相关联的第二电流；且比较与所述存储器单元相关联的所测量的第二电流与第二预定阈值电流以确定所述写入操作是否已将所述存储器单元的状态改变到所要状态或中间状态。

公开(公告)号：CN110943101B

公开(公告)日：2022-05-10

申请号：CN201910891687.5

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  江典蔚 ,  游文俊 ,  邱奕介 ,  陈昱霖 ,  黄健成 ,  陈长鸿

IPC: H01L27/22 ,  H01L43/02 ,  H01L43/08 ,  G11C11/16 ,  G11C17/16

Abstract: 本申请的各个实施例涉及使用磁性结的一次可编程(OTP)实施。在一些实施例中，阵列包括多列和多行的多个磁性结，磁性结包括第一磁性结和第二磁性结。第一和第二磁性结包括单独的顶部铁磁元件和单独的底部铁磁元件，还包括位于顶部铁磁元件和底部铁磁元件之间的单独的阻挡元件。第一磁性结的第一阻挡元件电分离第一磁性结的第一顶部铁磁元件和第一底部铁磁元件。第二磁性结的第二阻挡元件已经受击穿，使得该第二阻挡元件具有限定第二磁性结的第二顶部铁磁元件和第二底部铁磁元件之间的泄漏路径的缺陷。击穿状态对应于一次可编程状态，甚至在较小尺寸下也不易受高温变化的影响。本申请还涉及集成芯片及其形成方法以及用于读取存储器阵列的方法。

公开(公告)号：CN110943101A

公开(公告)日：2020-03-31

申请号：CN201910891687.5

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  江典蔚 ,  游文俊 ,  邱奕介 ,  陈昱霖 ,  黄健成 ,  陈长鸿

IPC: H01L27/22 ,  H01L43/02 ,  H01L43/08 ,  G11C11/16 ,  G11C17/16

Abstract: 本申请的各个实施例涉及使用磁性结的一次可编程(OTP)实施。在一些实施例中，阵列包括多列和多行的多个磁性结，磁性结包括第一磁性结和第二磁性结。第一和第二磁性结包括单独的顶部铁磁元件和单独的底部铁磁元件，还包括位于顶部铁磁元件和底部铁磁元件之间的单独的阻挡元件。第一磁性结的第一阻挡元件电分离第一磁性结的第一顶部铁磁元件和第一底部铁磁元件。第二磁性结的第二阻挡元件已经受击穿，使得该第二阻挡元件具有限定第二磁性结的第二顶部铁磁元件和第二底部铁磁元件之间的泄漏路径的缺陷。击穿状态对应于一次可编程状态，甚至在较小尺寸下也不易受高温变化的影响。本申请还涉及集成芯片及其形成方法以及用于读取存储器阵列的方法。