-
公开(公告)号：CN119627019A
公开(公告)日：2025-03-14
申请号：CN202411272118.X
申请日：2024-09-11
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林周坤 , 哈沙·发达·裴努共达 , 吕孟昇 , 谭竞豪
IPC: H01L23/538 , H01L21/48
Abstract: 一种(用于多芯片中介层的)互连结构包括：位于相应地相对于第一和第二垂直方向定义位置中的第一位置的通孔堆叠，通孔堆叠包括在垂直于第一和第三方向的第三方向上彼此堆叠的通孔；过渡层中的过渡区段，在第一位置与通孔堆叠中最上面的一个通孔重叠并耦接，过渡区段是导电的，至少在第一方向或第二方向上延伸，以与偏移第一位置的第二位置重叠；以及位于第二位置且位于通孔堆叠上方并耦接到通孔堆叠的第一接触凸块。
-
公开(公告)号：CN114328328B
公开(公告)日：2023-11-10
申请号：CN202011347869.5
申请日：2020-11-26
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种用于三维半导体器件的在主器件与从器件之间进行接口的接口器件及接口方法。主器件产生命令且从器件根据命令产生数据。接口器件包括主接口以及从接口。主接口耦合到主器件且被配置成将命令发送到从器件和/或从从器件接收数据。从接口耦合到从器件且被配置成从主器件接收命令和/或将数据发送到主器件。主接口及从接口由时钟产生器产生的时钟驱动。主接口与从接口由一个或多个结合件和/或硅穿孔进行电连接。
-
公开(公告)号：CN104765902A
公开(公告)日：2015-07-08
申请号：CN201410507469.4
申请日：2014-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5031 , G06F17/5068 , G06F17/5072 , G06F17/5081 , G06F2217/12 , G06F2217/84
Abstract: 本发明提供了一种使用考虑不同电路拓扑结构生成的输入波形特征化单元。在一些实施例中，在通过至少一个处理器所执行的方法中，考虑驱动单元的前级驱动器的不同电路拓扑结构以得到相同输入转换特性，通过至少一个处理器关于输入转换特性来特征化单元。
-
公开(公告)号：CN114334942A
公开(公告)日：2022-04-12
申请号：CN202011402870.3
申请日：2020-12-04
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H01L25/18 , H01L23/31 , G11C7/10 , G11C7/20 , G11C11/413
Abstract: 本发明提供一种具有接口的半导体器件及半导体器件的接口管理方法，所述具有接口的半导体器件包括主器件以及多个从器件。主器件包括主接口。从器件一个接一个地在主器件上堆叠成三维堆叠。从器件中的每一者包括从接口及管理电路，主接口及从接口形成用于在主器件与从器件之间传递通信信号的接口。从器件中的当前一个从器件的管理电路驱动从器件中的下一个从器件。在从器件中的所述当前一个从器件处接收的操作命令仅通过接口被传递到从器件中的所述下一个从器件。来自从器件中的所述当前一个从器件的回应通过接口被传递回主器件。
-
公开(公告)号：CN103605817B
公开(公告)日：2016-12-28
申请号：CN201310218309.3
申请日：2013-06-04
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5031 , G06F2217/02 , G06F2217/78 , G06F2217/84
Abstract: 本发明提供一种方法，该方法包括：提供存储先前下线的集成电路(IC)布局的至少一部分的局部网表的非易失性机器可读存储介质，该局部网表代表用于制造具有使IC满足第一规格值的IC布局的IC的光掩模组。计算机识别IC布局中多个第一器件的固有子器件，使得由第二器件代替第一器件的固有子器件在修改后的IC布局中满足不同于第一规格值的第二规格值。生成至少一个布局掩模，并且将该至少一个布局掩模存储在可被用于形成至少一个附加光掩模的工具访问的至少一个非易失性机器可读存储介质中，使得将光掩模组和至少一个附加掩模用于根据修改后的IC布局制造IC。本发明还提供了布局修改方法及系统。
-
Patent Agency Ranking
公开(公告)号：CN114328367B
公开(公告)日：2025-04-22
申请号：CN202011344794.5
申请日：2020-11-25
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: G06F15/78 , H01L23/498 , H10B80/00
Abstract: 本发明提供一种半导体器件的接口及用于排列结合半导体器件的接口方法。半导体器件的接口包括主器件及多个从器件。所述接口包括主接口及从接口。主接口实施在主器件中且包括由被排列成第一阵列的主结合件形成的主结合件图案。从接口实施在每一个从器件中且包括由被排列成第二阵列的从结合件形成的从结合件图案。主结合件的第一阵列包括第一中心行及分成两部分的第一组数据行，所述两部分相对于第一中心行完全对称。从结合件的第二阵列包括第二中心行及分成两部分的第二组数据行，所述两部分相对于第二中心行完全对称。第一中心行与第二中心行在芯片结合连接中对齐，且第一组数据行连接到第二组数据行。
-
公开(公告)号：CN104424377A
公开(公告)日：2015-03-18
申请号：CN201410411479.8
申请日：2014-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5036 , G06F2217/78 , G06F2217/82
Abstract: 本发明涉及用于具有共享PODE的标准集成电路单元的泄漏预估的系统和方法。本发明的制造使用具有共享的氧化物限定区边缘上多晶硅(PODE)的邻接单元的集成电路的系统和方法，包括：在多个不同单元中模拟单元间漏电流。多个不同单元的每一个邻接另一个单元，并且具有共享的PODE。方法还包括基于单元间漏电流来验证集成电路的预定可接受的功耗。
-
公开(公告)号：CN103605817A
公开(公告)日：2014-02-26
申请号：CN201310218309.3
申请日：2013-06-04
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5031 , G06F2217/02 , G06F2217/78 , G06F2217/84
Abstract: 本发明提供一种方法，该方法包括：提供存储先前下线的集成电路(IC)布局的至少一部分的局部网表的非易失性机器可读存储介质，该局部网表代表用于制造具有使IC满足第一规格值的IC布局的IC的光掩模组。计算机识别IC布局中多个第一器件的固有子器件，使得由第二器件代替第一器件的固有子器件在修改后的IC布局中满足不同于第一规格值的第二规格值。生成至少一个布局掩模，并且将该至少一个布局掩模存储在可被用于形成至少一个附加光掩模的工具访问的至少一个非易失性机器可读存储介质中，使得将光掩模组和至少一个附加掩模用于根据修改后的IC布局制造IC。本发明还提供了布局修改方法及系统。
-
公开(公告)号：CN103177147A
公开(公告)日：2013-06-26
申请号：CN201210205918.0
申请日：2012-06-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/5286 , G06F17/5072 , G06F17/5077 , G06F2217/78 , H01L2027/11881 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及采用自动置放和布线（APR）方法生成的容忍电迁移的电源分配网络。在一些实施方式中，自动置放和布线工具构造了具有多层电源导轨的局部电源网。所述多层电源导轨具有垂直相邻金属层的交错段，其中每个交错段的长度比相当于Blech长度的预定特征长度短。通过限制所述交错金属段的长度，减轻了多层电源导轨内的电迁移，从而提高了用于平均无故障时间（MTTF）的最大电流密度（Jmax）。本发明还公开了用于电迁移容忍电源分配的自动置放和布线方法。
-
公开(公告)号：CN119323200A
公开(公告)日：2025-01-17
申请号：CN202411312575.7
申请日：2024-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/3308
Abstract: 一种集成电路设计实施系统及半导体封装的方法及计算机程序产品，集成电路设计实施系统包括用以接收半导体封装的组态的晶粒至晶粒(D2D)编译器。半导体封装包括彼此接合的第一半导体晶粒与第二半导体晶粒。D2D编译器用以基于半导体封装的组态分别为第一半导体晶粒及第二半导体晶粒产生第一凸块映射及第二凸块映射。第一凸块映射指示第一半导体晶粒中的多个第一凸块结构的个别位置，第二凸块映射指示第二半导体晶粒中的多个第二凸块结构的个别位置。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.062 seconds)
