-
公开(公告)号:CN101339804A
公开(公告)日:2009-01-07
申请号:CN200710166696.5
申请日:2007-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/418 , G11C8/08
Abstract: 集成电路、静态随机存取存储电路与存储器电路控制方法。提供一种双阶段字线脉冲的电路与方法,用以改善SRAM存储器存取周期的操作容限。提供第一与第二时序电路以及字线电压抑制电路,用以根据第一与第二时序电路在字线脉冲的第一阶段减少使能字线上的电压,并且在字线脉冲的第二阶段允许使能字线上的电压上升至未被抑制的电压。第一与第二时序电路观察字线上电压的放电,并且当位线放电至通过特定临界值时提供控制信号使能,这些信号控制电压抑制电路,因此可改进SRAM的操作容限。本说明书将提供使用双接段字线脉冲操作SRAM的方法与电路。本发明能同时改进SRAM的读取与写入周期的容限。
-
公开(公告)号:CN101794333A
公开(公告)日:2010-08-04
申请号:CN201010106525.5
申请日:2010-01-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5068
Abstract: 本发明公开了用于可变布局收缩的系统方法,其中的用于集成电路设计的方法包括:提供集成电路的布局;确定集成电路的关键参数;确定关键参数的目标值;以及使用第一收缩百分比执行布局的第一收缩,以生成收缩布局。通过从收缩布局生成关键参数的值来估计收缩布局。找到不满足目标值中的相应目标值的部分关键参数的值。提供用于调整收缩布局的制造处理的指南,使得该部分关键参数值能够满足目标值中的相应目标值。
-
公开(公告)号:CN101308704B
公开(公告)日:2010-12-01
申请号:CN200710170354.0
申请日:2007-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C17/16
CPC classification number: G11C17/18
Abstract: 本发明涉及一种电熔丝电路,包含至少一个电熔丝元件,具有在一电迁移模式中被施以应力后改变的一电阻位准;一切换装置,串联地耦合一预定路径中的该电熔丝元件,该预定路径位于一熔丝程序化电源(VDDQ)与一低电压电源(GND)之间,以在一程序化操作期间内选择性地允许一程序化电流通过该电熔丝元件;以及至少一个外围电路耦合至该VDDQ,其中该外围电路为主动性,且在一熔丝程序化操作期间内吸引来自该VDDQ的电流。
-
公开(公告)号:CN101339804B
公开(公告)日:2010-06-02
申请号:CN200710166696.5
申请日:2007-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/418 , G11C8/08
Abstract: 集成电路、静态随机存取存储电路与存储器电路控制方法。提供一种双阶段字线脉冲的电路与方法,用以改善SRAM存储器存取周期的操作容限。提供第一与第二时序电路以及字线电压抑制电路,用以根据第一与第二时序电路在字线脉冲的第一阶段减少使能字线上的电压,并且在字线脉冲的第二阶段允许使能字线上的电压上升至未被抑制的电压。第一与第二时序电路观察字线上电压的放电,并且当位线放电至通过特定临界值时提供控制信号使能,这些信号控制电压抑制电路,因此可改进SRAM的操作容限。本说明书将提供使用双接段字线脉冲操作SRAM的方法与电路。本发明能同时改进SRAM的读取与写入周期的容限。
-
公开(公告)号:CN101308704A
公开(公告)日:2008-11-19
申请号:CN200710170354.0
申请日:2007-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C17/16
CPC classification number: G11C17/18
Abstract: 本发明涉及一种熔丝电路,包含至少一个电熔丝元件,具有在一电迁移模式中被施以应力后改变的一电阻位准;一切换装置,串联地耦合一预定路径中的该电熔丝元件,该预定路径位于一熔丝程序化电源(VDDQ)与一低电压电源(GND)之间,以在一程序化操作期间内选择性地允许一程序化电流通过该电熔丝元件;以及至少一个外围电路耦合至该VDDQ,其中该外围电路为主动性,且在一熔丝程序化操作期间内吸引来自该VDDQ的电流。
-
-
-
-