-
公开(公告)号：CN101943926B
公开(公告)日：2014-01-29
申请号：CN201010222579.8
申请日：2010-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/567
Abstract: 本发明提供一种具有温度补偿的电压参考电路，该电路包括：一电源；一参考电压；一第一PMOS晶体管，具有一源极连接到该电源；一第二PMOS晶体管，具有一源极连接到该电源，且一栅极与一漏极连接到该第一PMOS的该栅极；一第一NMOS晶体管，具有一栅极与一源极连接到该第一PMOS晶体管的该漏极；一第二NMOS晶体管，具有一漏极连接到该第二PMOS晶体管的该漏极，且一栅极连接到该第一NMOS晶体管的该栅极及该参考电压；一电阻器，连接到该第二NMOS晶体管的该源极与接地；以及一运算放大器，具有一反向输入端、一非反向输入端及一输出端；其中该反向输入端连接该输出端与该第一NMOS晶体管的该源极，且该非反向输入连接到接地。本发明具有明显改良的输出电压精度且需要很小尺寸与功率的常数跨导。
-
公开(公告)号：CN102156503B
公开(公告)日：2013-12-25
申请号：CN201010213338.7
申请日：2010-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/63
CPC classification number: G01C19/5776
Abstract: 本发明的实施例提供一种用于自动电平控制的电路及其方法。于一实施例中，高电压NMOS(例如HV NMOS)晶体管用于提供用在回转仪驱动回路的电阻(例如回转仪电阻)。转换自回转电流(例如电流Igyro)且输入到锁相回路的电压(例如电压Vpillin)与回转电阻成比例。振幅检测器检测与电压Vpllin成比例的电压Vamp的振幅，并且传送它到比较单元，根据电压振幅且参考既定临界值，提供信号去调整在HV NMOS晶体管的栅极的电压电平，也因此相对应地调整回转电阻。因为回转电流与回转电阻被控制，所以电压Vpllin的振幅是自动地调整在令人满意的范围内。
-
公开(公告)号：CN106100291B
公开(公告)日：2019-01-11
申请号：CN201510808485.1
申请日：2015-11-20
Applicant: 台湾积体电路制造股份有限公司
Inventor： 杨天骏
IPC: H02M1/00
Abstract: 本发明提供集成电路中的一种知识产权(IP)模块部分，包括第一稳压器、第一电路、电源转换器和第二电路。第一稳压器配置为接收电源电压并且生成第一输出电压。第一电路与第一稳压器耦接并且配置为接收第一输出电压。电源转换器包括：充电泵，配置为接收电源电压并且生成泵升电压；和第二稳压器，配置为接收电源电压或泵升电压并且生成第二输出电压。第二输出电压具有比第一输出电压的电压电平大的电压电平。第二电路与电源转换器耦接并且配置为接收第二输出电压。本发明还提供了一种操作集成电路中的知识产权(IP)模块部分的方法。
-
公开(公告)号：CN105656461B
公开(公告)日：2018-12-21
申请号：CN201510666309.9
申请日：2015-10-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K5/14
Abstract: 本发明提供了一种延迟线电路，包括被配置为接收输入信号并且提供第一输出信号的多个延迟单元。多个延迟单元被配置为基于从延迟线控制器接收的第一指令选择性地反转或中继输入信号。相位内插单元包括基于从延迟线控制器接收的第二指令选择性地在相位内插单元中添加速度控制单元的偏移单元。相位内插单元进一步被配置为接收第一输出信号并提供第二输出信号。本发明还提供了延迟线电路的操作方法。
-
公开(公告)号：CN102157203B
公开(公告)日：2016-06-22
申请号：CN201010570478.X
申请日：2010-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C16/24
CPC classification number: G11C29/04 , G11C16/0408 , G11C16/0483 , G11C29/808
Abstract: 本发明提供一种存储器电路。该存储器电路包括一第一组存储器阵列及一第二存储器阵列，该第一组存储器阵列包括一第一存储器阵列，耦接至一第一输入/输出(IO)接口，而该第二存储器阵列耦接至一第二IO接口。一第二组存储器阵列包括一第三存储器阵列及一第四存储器阵列。该第三存储器阵列耦接至一第三输入/输出(IO)接口而该第四存储器阵列耦接至一第四IO接口。多个冗余位元线包括至少一第一冗余位元线，用以选择性修复该第一组存储器阵列，其中至少一第二冗余位元线用以选择性修复该第二组存储器阵列。本发明采用冗余技术以修复失效的存储器位元晶格，可达到理想的修复效率。
-
Patent Agency Ranking
公开(公告)号：CN101943926A
公开(公告)日：2011-01-12
申请号：CN201010222579.8
申请日：2010-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/567
Abstract: 本发明提供一种具有温度补偿的电压参考电路，该电路包括：一电源；一参考电压；一第一PMOS晶体管，具有一源极连接到该电源；一第二PMOS晶体管，具有一源极连接到该电源，且一栅极与一漏极连接到该第一PMOS的该栅极；一第一NMOS晶体管，具有一栅极与一源极连接到该第一PMOS晶体管的该漏极；一第二NMOS晶体管，具有一漏极连接到该第二PMOS晶体管的该漏极，且一栅极连接到该第一NMOS晶体管的该栅极及该参考电压；一电阻器，连接到该第二NMOS晶体管的该源极与接地；以及一运算放大器，具有一反向输入端、一非反向输入端及一输出端；其中该反向输入端连接该输出端与该第一NMOS晶体管的该源极，且该非反向输入连接到接地。本发明具有明显改良的输出电压精度且需要很小尺寸与功率的常数跨导。
-
公开(公告)号：CN101860356B
公开(公告)日：2012-09-05
申请号：CN201010161459.1
申请日：2010-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: H03K19/017509 , H03K19/018521 , H05K13/00 , Y10T29/49117
Abstract: 本发明提供一种电压电平移位器、电压电平移位方法以及集成电路，该电压电平移位器包括可以接收输入电压信号的一输入端，上述输入电压信号包括从第一电压状态至第二电压状态的一第一状态转换，一输出端输出具有相对于上述输入电压信号的上述第一状态转换的由第三电压状态至第二电压状态的一第二状态转换的一输出电压信号，一驱动级包括一第一晶体管和一第二晶体管，从一对应于上述第一电压状态和上述第二电压状态的电压电平的平均值的一时间开始，避免施加上述第二电压状态至上述第一晶体管的栅极以使得第一晶体管不导通。本发明可以避免在高电压操作下的闪存的各装置、晶体管和/或电路损坏。
-
公开(公告)号：CN102157203A
公开(公告)日：2011-08-17
申请号：CN201010570478.X
申请日：2010-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C16/24
CPC classification number: G11C29/04 , G11C16/0408 , G11C16/0483 , G11C29/808
Abstract: 本发明提供一种存储器电路。该存储器电路包括一第一组存储器阵列及一第二存储器阵列，该第一组存储器阵列包括一第一存储器阵列，耦接至一第一输入/输出(IO)接口，而该第二存储器阵列耦接至一第二IO接口。一第二组存储器阵列包括一第三存储器阵列及一第四存储器阵列。该第三存储器阵列耦接至一第三输入/输出(IO)接口而该第四存储器阵列耦接至一第四IO接口。多个冗余位元线包括至少一第一冗余位元线，用以选择性修复该第一组存储器阵列，其中至少一第二冗余位元线用以选择性修复该第二组存储器阵列。本发明采用冗余技术以修复失效的存储器位元晶格，可达到理想的修复效率。
-
公开(公告)号：CN101860356A
公开(公告)日：2010-10-13
申请号：CN201010161459.1
申请日：2010-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: H03K19/017509 , H03K19/018521 , H05K13/00 , Y10T29/49117
Abstract: 本发明提供一种电压电平移位器、电压电平移位方法以及集成电路，该电压电平移位器包括可以接收输入电压信号的一输入端，上述输入电压信号包括从第一电压状态至第二电压状态的一第一状态转换，一输出端输出具有相对于上述输入电压信号的上述第一状态转换的由第三电压状态至第二电压状态的一第二状态转换的一输出电压信号，一驱动级包括一第一晶体管和一第二晶体管，从一对应于上述第一电压状态和上述第二电压状态的电压电平的平均值的一时间开始，避免施加上述第二电压状态至上述第一晶体管的栅极以使得第一晶体管不导通。本发明可以避免在高电压操作下的闪存的各装置、晶体管和/或电路损坏。
-
公开(公告)号：CN105915208B
公开(公告)日：2019-01-11
申请号：CN201510573780.3
申请日：2015-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/082 , H03K5/135
Abstract: 本发明的实施例提供了一种锁存器电路，包括：第一输入节点；第二输出节点；第一输出节点；第二输出节点；第一开关器件，耦接在第一输出节点与第二输出节点之间；以及第一放大电路，与第一输入节点、第二输入节点、第一输出节点和第二输出节点耦接。第一开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开。第一放大电路被配置为：响应于时钟信号的第一状态，基于第一输入节点和第二输入节点的电压电平，在第一开关器件的两端之间产生电压差值。本发明还提供了一种操作锁存器电路的方法。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.026 seconds)
