公开(公告)号：CN113471147B

公开(公告)日：2024-10-29

申请号：CN202110654703.6

申请日：2021-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王智弘 ,  李明轩 ,  叶致锴 ,  苏子昂 ,  周佳儒

IPC: H01L21/8238 ,  H01L27/02

Abstract: 本发明提供了制造半导体器件的方法。该方法包括提供具有前侧和背侧的结构，该结构包括衬底以及交替地堆叠在衬底之上的具有不同材料组分的第一类型外延层和第二类型外延层的堆叠件，其中该堆叠件位于衬底的前侧处，并且衬底位于结构的背侧处；图案化堆叠件，从而在衬底之上形成鳍；将第一掺杂剂注入到鳍的第一区域中，该第一掺杂剂具有第一导电类型；将第二掺杂剂注入到鳍的第二区域中，该第二掺杂剂具有与第一导电类型相反的第二导电类型；在第一区域上形成第一接触件，以及在第二区域上形成第二接触件。本发明的实施例还涉及静电放电器件。

公开(公告)号：CN114078838A

公开(公告)日：2022-02-22

申请号：CN202110817894.3

申请日：2021-07-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏子昂 ,  李明轩 ,  吴杼桦 ,  叶致锴 ,  王智弘 ,  谢文兴

IPC: H01L27/06 ,  H01L21/8249 ,  G01K7/01

Abstract: 本公开提供一种半导体装置，例如互补双极接面晶体管结构的实施例。根据本公开的半导体装置包含介电层以及设置在介电层上的鳍片状结构。鳍片状结构包含第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区，以及第一n型掺杂区、第二n型掺杂区以及第三n型掺杂区，交错插在该第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区之间。第一p型掺杂区、第三p型掺杂区以及第三n型掺杂区电性耦接至第一电位。第二p型掺杂区、第一n型掺杂区以及第二n型掺杂区电性耦接至与第一电位不同的第二电位。

公开(公告)号：CN113471147A

公开(公告)日：2021-10-01

申请号：CN202110654703.6

申请日：2021-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王智弘 ,  李明轩 ,  叶致锴 ,  苏子昂 ,  周佳儒

IPC: H01L21/8238 ,  H01L27/02

Abstract: 本发明提供了制造半导体器件的方法。该方法包括提供具有前侧和背侧的结构，该结构包括衬底以及交替地堆叠在衬底之上的具有不同材料组分的第一类型外延层和第二类型外延层的堆叠件，其中该堆叠件位于衬底的前侧处，并且衬底位于结构的背侧处；图案化堆叠件，从而在衬底之上形成鳍；将第一掺杂剂注入到鳍的第一区域中，该第一掺杂剂具有第一导电类型；将第二掺杂剂注入到鳍的第二区域中，该第二掺杂剂具有与第一导电类型相反的第二导电类型；在第一区域上形成第一接触件，以及在第二区域上形成第二接触件。本发明的实施例还涉及静电放电器件。