公开(公告)号：CN118866685A

公开(公告)日：2024-10-29

申请号：CN202311580045.6

申请日：2023-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 俞嘉珉 ,  李启弘 ,  宋学昌

IPC: H01L21/336 ,  H01L29/78

Abstract: 本申请公开了具有鳍结构的半导体器件及其形成方法。本文描述了形成半导体器件的方法，其中，沟道区域包括含锗层、以及在含锗层上的晶体硅层。栅极结构在第一表面和第二表面之上，第二表面与第一表面相对。在一些实施方式中，晶体硅层可以减轻处理期间的损坏。

公开(公告)号：CN115527945A

公开(公告)日：2022-12-27

申请号：CN202210690763.8

申请日：2022-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈弘耀 ,  梁品筑 ,  宋学昌 ,  郑培仁 ,  杨育佳

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种半导体装置及制造半导体装置的方法，在一实施例中，一种方法包括：在基板上方的绝缘材料内形成第一鳍片及第二鳍片，第一鳍片及第二鳍片包括不同材料，绝缘材料插入第一鳍片与第二鳍片之间，第一鳍片具有第一宽度且第二鳍片具有第二宽度；在第一鳍片上方形成第一覆盖层；以及在第二鳍片上方形成第二覆盖层，第一覆盖层具有第一厚度，第二覆盖层具有与第一厚度不同的第二厚度。

公开(公告)号：CN112086357A

公开(公告)日：2020-12-15

申请号：CN202010424968.2

申请日：2020-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昆穆 ,  丁姮彣 ,  李彦儒 ,  宋学昌

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/78 ,  H01L21/8238 ,  H01L27/092

Abstract: 一种半导体装置的形成方法，包括在基板上方形成半导体鳍片，蚀刻半导体鳍片以形成凹陷，其中凹陷延伸到基板中，以及在凹陷中形成源极/漏极区，其中形成源极/漏极区的步骤包括在凹陷的侧壁上外延成长第一半导体材料，其中第一半导体材料包括硅锗，其中第一半导体材料具有第一锗浓度，在第一半导体材料上方外延成长第二半导体材料，第二半导体材料包括硅锗，其中第二半导体材料具有大于第一锗浓度的第二锗浓度，以及在第二半导体材料上方形成第三半导体材料，第三半导体材料包括硅锗，其中第三半导体材料具有小于第二锗浓度的第三锗浓度。

公开(公告)号：CN111129145A

公开(公告)日：2020-05-08

申请号：CN201910921846.1

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李健玮 ,  林哲宇 ,  宋学昌 ,  杨育佳

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/02 ,  H01L21/3065 ,  H01J37/32

Abstract: 本公开涉及FinFET器件及其形成方法。一种方法包括在衬底上方形成鳍，与鳍相邻形成隔离区域，在鳍上方形成虚设栅极结构，以及使用第一蚀刻工艺凹陷与虚设栅极结构相邻的鳍以形成第一凹槽。该方法还包括在第一凹槽上执行等离子体清洁工艺，等离子体清洁工艺包括将衬底放置在保持器上，该保持器被设置在工艺腔室中，将保持器加热到300℃至1000℃的工艺温度，将氢气引入被连接至工艺腔室的等离子体生成腔室中，点燃等离子体生成腔室内的等离子体以形成氢自由基，并将凹槽的表面暴露于氢自由基。该方法还包括在第一凹槽中外延生长源极/漏极区域。

公开(公告)号：CN104347688B

公开(公告)日：2017-09-08

申请号：CN201310594148.8

申请日：2013-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭紫微 ,  李昆穆 ,  宋学昌 ,  李啟弘 ,  李资良

IPC: H01L29/423 ,  H01L21/28

CPC classification number: H01L29/7848 ,  H01L21/02532 ,  H01L21/28518 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/32053 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823425 ,  H01L27/088 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/167 ,  H01L29/401 ,  H01L29/41783 ,  H01L29/45 ,  H01L29/456 ,  H01L29/665 ,  H01L29/66507 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834

Abstract: 本发明涉及调节MOS器件中的锗百分比的技术。本发明的集成电路结构包括：位于半导体衬底上方的栅极堆叠件，以及延伸到半导体衬底内的开口，其中开口邻近栅极堆叠件。第一硅锗区域设置在开口中，其中，第一硅锗区域具有第一锗百分比。第二硅锗区域覆盖第一硅锗区域，其中，第二硅锗区域具有大于第一锗百分比的第二锗百分比。金属硅化物区域位于第二硅锗区域上方并与第二硅锗区域接触。

公开(公告)号：CN106816472A

公开(公告)日：2017-06-09

申请号：CN201610996708.6

申请日：2016-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋学昌 ,  陈两仪

IPC: H01L29/78

CPC classification number: H01L29/785 ,  H01L21/02532 ,  H01L21/30604 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/7848

Abstract: 源极/漏极(S/D)结构包含外延成长的SiGe结构，其具有斜向晶面于凹陷的鳍状结构上，并与FinFET的通道部分相邻。第一Ge结构具有圆润表面，且外延成长于SiGe结构上。盖层形成于Ge结构的圆润表面上。盖层的组成可为Si。这种S/D结构具有较大的物理尺寸以提供较低的触电阻，并具有较大体积与较高浓度的Ge以施加更高的压缩应变至FinFET的通道部分。

公开(公告)号：CN104299971A

公开(公告)日：2015-01-21

申请号：CN201310452596.4

申请日：2013-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋学昌 ,  郭紫微 ,  李昆穆 ,  李资良 ,  李启弘

IPC: H01L27/105 ,  H01L29/36 ,  H01L21/8232

CPC classification number: H01L29/7848 ,  H01L21/02532 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823814 ,  H01L27/088 ,  H01L29/0847 ,  H01L29/41758 ,  H01L29/41766 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834

Abstract: 本发明提供了具有不均匀P型杂质分布的MOS器件，其中，一种集成电路结构包括半导体衬底、位于半导体衬底之上的栅极堆叠件和延伸至半导体衬底中的开口，其中，开口与栅极堆叠件相邻。硅锗区被设置在开口中，其中，硅锗区具有第一p型杂质浓度。基本上不含锗的硅罩覆盖硅锗区。硅罩具有高于第一p型杂质浓度的第二p型杂质浓度。

公开(公告)号：CN104299970A

公开(公告)日：2015-01-21

申请号：CN201410281768.0

申请日：2014-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋学昌 ,  郭紫微 ,  李昆穆 ,  李资良 ,  李启弘

IPC: H01L27/092 ,  H01L29/417 ,  H01L29/06 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L29/7848 ,  H01L21/02057 ,  H01L21/28 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823425 ,  H01L27/088 ,  H01L29/165 ,  H01L29/41766 ,  H01L29/66492 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834

Abstract: 本发明提供了一种集成电路结构，其包括：位于半导体衬底上方的栅极堆叠件以及延伸至半导体衬底内的开口，其中，开口邻近栅极堆叠件。第一硅锗区设置在开口中，其中，第一硅锗区具有第一锗百分比。第二硅锗区位于第一硅锗区上方。第二硅锗区包括位于开口中的一部分。第二硅锗区具有大于第一锗百分比的第二锗百分比。基本上不含锗的硅帽位于第二硅锗区上方。本发明也提供了具有减少的面的外延区的MOS器件。

公开(公告)号：CN103811313A

公开(公告)日：2014-05-21

申请号：CN201310158941.3

申请日：2013-05-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋学昌 ,  郭紫微 ,  陈冠宇 ,  李昆穆

IPC: H01L21/20 ,  H01L21/336

CPC classification number: H01L21/823814 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L29/0843 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

Abstract: 降低外延中的图案负载效应。一种方法包括：在半导体衬底上方形成栅极堆叠件，在半导体衬底中且邻近于栅极堆叠件形成开口，以及实施第一外延在开口中生长第一半导体层。实施回蚀刻以减小第一半导体层的厚度。实施第二外延以在第一半导体层上方生长第二半导体层。第一半导体层和第二半导体层具有不同的组成。

公开(公告)号：CN102169853A

公开(公告)日：2011-08-31

申请号：CN201010603967.0

申请日：2010-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏建彰 ,  郭紫微 ,  林宪信 ,  宋学昌 ,  白易芳 ,  陈冠宇

IPC: H01L21/8234 ,  H01L21/20

CPC classification number: H01L29/66795 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/823431 ,  H01L21/823821 ,  H01L29/785

Abstract: 本发明公开了一种集成电路结构的形成方法，该方法包含提供晶片，其包含基底与基底的主要表面上的半导体鳍片，以及进行沉积步骤，在半导体鳍片的上表面与侧壁上外延生长外延层，其中外延层包含半导体材料。然后，进行蚀刻步骤，移除一部分的外延层，在半导体鳍片的上表面与侧壁上留下外延层的剩余部分。采用本发明提供的方法，能够经由外延层的融合所产生的空隙(如果真的形成)至少会减小，且可能会被消除。