-
公开(公告)号：CN119317150A
公开(公告)日：2025-01-14
申请号：CN202410379331.4
申请日：2024-03-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及具有带底部电介质的外延源极/漏极区域的半导体器件。本公开的实施例提供了包括图案化或降低的底部电介质层的全环绕栅极FET器件。底部电介质层防止随后形成的外延源极/漏极区域体积损失，并且在沟道区域中诱发压缩应力以防止应力损失和沟道电阻退化。
-
公开(公告)号：CN106816382A
公开(公告)日：2017-06-09
申请号：CN201610723024.9
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/02 , H01L29/06
Abstract: 一种用于制造半导体器件的有源区域的方法包括在衬底中形成注入区域。该注入区域邻近衬底的顶面。对衬底的顶面实施清洗处理。烘烤衬底的顶面。在衬底的顶面上形成外延层。本发明的实施例还涉及半导体器件的鳍结构及其制造方法。
-
公开(公告)号：CN106816382B
公开(公告)日：2021-03-09
申请号：CN201610723024.9
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/02 , H01L29/06
Abstract: 一种用于制造半导体器件的有源区域的方法包括在衬底中形成注入区域。该注入区域邻近衬底的顶面。对衬底的顶面实施清洗处理。烘烤衬底的顶面。在衬底的顶面上形成外延层。本发明的实施例还涉及半导体器件的鳍结构及其制造方法。
-
公开(公告)号：CN111129145A
公开(公告)日：2020-05-08
申请号：CN201910921846.1
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/02 , H01L21/3065 , H01J37/32
Abstract: 本公开涉及FinFET器件及其形成方法。一种方法包括在衬底上方形成鳍，与鳍相邻形成隔离区域，在鳍上方形成虚设栅极结构，以及使用第一蚀刻工艺凹陷与虚设栅极结构相邻的鳍以形成第一凹槽。该方法还包括在第一凹槽上执行等离子体清洁工艺，等离子体清洁工艺包括将衬底放置在保持器上，该保持器被设置在工艺腔室中，将保持器加热到300℃至1000℃的工艺温度，将氢气引入被连接至工艺腔室的等离子体生成腔室中，点燃等离子体生成腔室内的等离子体以形成氢自由基，并将凹槽的表面暴露于氢自由基。该方法还包括在第一凹槽中外延生长源极/漏极区域。
-
公开(公告)号：CN110660738A
公开(公告)日：2020-01-07
申请号：CN201910440377.1
申请日：2019-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/10 , H01L29/36 , H01L21/336 , H01L29/78
Abstract: 在一实施例中，装置包括：基板；第一半导体层，自基板延伸，且第一半导体层包括硅；第二半导体层，位于第一半导体层上，且第二半导体层包括硅锗，其中第二半导体层的边缘部分具有第一锗浓度，第二半导体层的中心部分具有第二锗浓度，第二锗浓度小于第一锗浓度，且第二半导体层的边缘部分包括第二半导体层的侧部与上表面；栅极堆叠，位于第二半导体层上；轻掺杂源极/漏极区，位于第二半导体层中，且轻掺杂源极/漏极区与栅极堆叠相邻；以及源极与漏极区，延伸至轻掺杂源极/漏极区中。
-
Patent Agency Ranking
公开(公告)号：CN109148582A
公开(公告)日：2019-01-04
申请号：CN201710851854.4
申请日：2017-09-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/306
Abstract: 提供一种在外延的源极/漏极的成长制程中结合横向蚀刻以形成硅锗源极/漏极区的方法，举例来说，此方法可包含在基底上形成多个鳍，这些鳍中的每一个具有第一宽度，可在这些鳍上形成硅锗源极/漏极区，其中每一个硅锗源极/漏极区具有与第一宽度相同方向的第二宽度以及高度。此方法也可包含选择性地蚀刻硅锗源极/漏极区，例如经由横向蚀刻，以减少硅锗源极/漏极区的第二宽度。通过减少硅锗源极/漏极区的宽度，可以避免或将相邻的鳍之间的电性短路减至最低程度。此外，此方法可包含在硅锗源极/漏极区上方成长外延的盖层。
-
公开(公告)号：CN119008408A
公开(公告)日：2024-11-22
申请号：CN202311871719.8
申请日：2023-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本申请公开了半导体器件的外延结构及其制造方法。本公开提供一种半导体器件及其形成方法。根据本公开的一个实施例的方法包括：在衬底之上形成堆叠；通过图案化堆叠和衬底来形成鳍形结构；使鳍形结构凹陷以形成源极/漏极沟槽；在源极/漏极沟槽中沉积电介质膜，电介质膜的顶表面低于鳍形结构中的衬底的顶表面；以及在电介质膜之上形成外延特征。外延特征的底表面低于鳍形结构中的衬底的顶表面。
-
公开(公告)号：CN111261519B
公开(公告)日：2024-03-22
申请号：CN201910841898.8
申请日：2019-09-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本公开涉及鳍式场效应晶体管器件及其形成方法。在实施例中，一种形成半导体器件的方法包括：形成在衬底上方突出的鳍；在鳍上方形成栅极结构；在鳍中并且与栅极结构相邻形成凹槽；执行湿法蚀刻工艺以清洁凹槽；利用等离子体工艺来处理凹槽；以及在等离子体工艺和湿法蚀刻工艺之后执行干法蚀刻工艺以清洁凹槽。
-
公开(公告)号：CN111129145B
公开(公告)日：2023-12-19
申请号：CN201910921846.1
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/02 , H01L21/3065 , H01J37/32
Abstract: 本公开涉及FinFET器件及其形成方法。一种方法包括在衬底上方形成鳍，与鳍相邻形成隔离区域，在鳍上方形成虚设栅极结构，以及使用第一蚀刻工艺凹陷与虚设栅极结构相邻的鳍以形成第一凹槽。该方法还包括在第一凹槽上执行等离子体清洁工艺，等离子体清洁工艺包括将衬底放置在保持器上，该保持器被设置在工艺腔室中，将保持器加热到300℃至1000℃的工艺温度，将氢气引入被连接至工艺腔室的等离子体生成腔室中，点燃等离子体生成腔室内的等离子体以形成氢自由基，并将凹槽的表面暴露于氢自由基。该方法还包括在第一凹槽中外延生长源极/漏极区域。
-
公开(公告)号：CN109148582B
公开(公告)日：2023-04-28
申请号：CN201710851854.4
申请日：2017-09-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/306
Abstract: 提供一种在外延的源极/漏极的成长制程中结合横向蚀刻以形成硅锗源极/漏极区的方法，举例来说，此方法可包含在基底上形成多个鳍，这些鳍中的每一个具有第一宽度，可在这些鳍上形成硅锗源极/漏极区，其中每一个硅锗源极/漏极区具有与第一宽度相同方向的第二宽度以及高度。此方法也可包含选择性地蚀刻硅锗源极/漏极区，例如经由横向蚀刻，以减少硅锗源极/漏极区的第二宽度。通过减少硅锗源极/漏极区的宽度，可以避免或将相邻的鳍之间的电性短路减至最低程度。此外，此方法可包含在硅锗源极/漏极区上方成长外延的盖层。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
