知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.038 seconds)

    执行晶片边缘修整工艺的方法
    1.
    发明公开
    执行晶片边缘修整工艺的方法 审中-实审

    公开(公告)号：CN113001314A

    公开(公告)日：2021-06-22

    申请号：CN202011472741.1

    申请日：2020-12-15

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 吴铭栋 ,  周东和 ,  匡训冲

    IPC: B24B9/06 ,  B24B49/12 ,  B24B41/06 ,  H01L21/68 ,  H01L21/268 ,  H01L21/304

    Abstract: 在一些实施例中，本公开涉及一种执行晶片边缘修整工艺的方法，所述方法包含使用耦合到隐形激光设备的红外相机在晶片上方对准隐形激光设备。使用隐形激光设备在晶片内形成隐形损坏区，所述隐形损坏区在晶片周围连续连接且将晶片的内部区与外部区分离。隐形损坏区也布置在距晶片的边缘的第一距离处且从晶片的顶部表面下方的第一深度延伸到第二深度。另外，所述方法包含在晶片中形成凹槽以将晶片的外部区与内部区分离。使用刀片移除晶片的外部区，且使用研磨设备移除晶片的内部区的顶部部分。

    半导体器件和集成电路以及形成半导体器件的方法
    2.
    发明公开
    半导体器件和集成电路以及形成半导体器件的方法 有权

    公开(公告)号：CN113054024A

    公开(公告)日：2021-06-29

    申请号：CN202110086383.9

    申请日：2021-01-22

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 黄宏书 ,  刘铭棋 ,  周东和

    IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

    Abstract: 本发明的各种实施例提供一种用于形成具有高的厚度均匀性的凹进的栅极电极的方法。栅极介电层沉积为作为凹进的衬垫，多层薄膜沉积为作为凹进的衬垫位于栅极介电层上方。多层薄膜包括栅极电极层、位于栅极电极层上方的第一牺牲层、以及位于第一牺牲介电层上方的第二牺牲层。平坦化实施至第二牺牲层中，并且停止在第一牺牲层上。第一蚀刻实施至第一牺牲层和第二牺牲层中，以去除凹进的侧面处的第一牺牲层。使用第一牺牲层作为掩模，第二蚀刻实施至栅极电极层中，以形成凹进的栅极电极。在第二蚀刻之后实施第三蚀刻，以去除第一牺牲层。根据本申请的实施例，还提供了半导体器件和集成电路。

    晶片修整和清洗设备
    4.
    发明公开
    晶片修整和清洗设备 无效

    公开(公告)号：CN112349617A

    公开(公告)日：2021-02-09

    申请号：CN201911028834.2

    申请日：2019-10-28

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 周东和 ,  陈升照 ,  吴铭栋 ,  匡训冲

    IPC: H01L21/67 ,  H01L21/02

    Abstract: 本公开实施例涉及一种晶片修整和清洗设备，其包含配置成修整晶片的受损边缘部分的刀片，由此定义晶片的新侧壁。晶片修整和清洗设备进一步包含水喷嘴和空气喷嘴。水喷嘴配置成将去离子水施加到晶片的新侧壁以去除由刀片产生的污染物颗粒。空气喷嘴配置成将加压气体施加到晶片的第一顶部表面区域以去除由刀片产生的污染物颗粒。第一顶部表面区域上覆于晶片的新侧壁。

    半导体器件和集成电路以及形成半导体器件的方法
    6.
    发明授权
    半导体器件和集成电路以及形成半导体器件的方法 有权

    公开(公告)号：CN113054024B

    公开(公告)日：2025-03-07

    申请号：CN202110086383.9

    申请日：2021-01-22

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 黄宏书 ,  刘铭棋 ,  周东和

    IPC: H10D30/62 ,  H10D30/01 ,  H10D64/01 ,  H10D64/27

    Abstract: 本发明的各种实施例提供一种用于形成具有高的厚度均匀性的凹进的栅极电极的方法。栅极介电层沉积为作为凹进的衬垫，多层薄膜沉积为作为凹进的衬垫位于栅极介电层上方。多层薄膜包括栅极电极层、位于栅极电极层上方的第一牺牲层、以及位于第一牺牲介电层上方的第二牺牲层。平坦化实施至第二牺牲层中，并且停止在第一牺牲层上。第一蚀刻实施至第一牺牲层和第二牺牲层中，以去除凹进的侧面处的第一牺牲层。使用第一牺牲层作为掩模，第二蚀刻实施至栅极电极层中，以形成凹进的栅极电极。在第二蚀刻之后实施第三蚀刻，以去除第一牺牲层。根据本申请的实施例，还提供了半导体器件和集成电路。

Patent Agency Ranking