-
公开(公告)号：CN103439843B
公开(公告)日：2016-01-20
申请号：CN201310245914.X
申请日：2013-06-20
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1368 , G02F1/1343
CPC classification number: H01L27/1255 , H01L27/124
Abstract: 一种像素结构包括第一导体层、堆叠层与第三导体层。第一导体层包括第一栅极、第一扫描线与电容电极。第一栅极连接第一扫描线。第一扫描线与电容电极分离。堆叠层包括半导体层与第二导体层。第二导体层包括数据线、第一源极、第二源极、第一漏极、第二漏极、连接电极与耦合电极。第一源极连接数据线。连接电极连接第二源极且电性连接第一漏极。第二漏极连接耦合电极。第三导体层包括第一像素电极、第二像素电极、第一延伸部与第二延伸部。第一像素电极连接第一漏极。第二像素电极电性连接连接电极。
-
公开(公告)号：CN103578444B
公开(公告)日：2015-12-02
申请号：CN201310418795.3
申请日：2013-09-13
Applicant: 友达光电股份有限公司
IPC: G09G3/36 , G02F1/1368
CPC classification number: G09G3/3413 , G02F1/133 , G09G3/2074 , G09G3/2077 , G09G3/3648 , G09G3/3655 , G09G3/3659 , G09G2300/0443 , G09G2300/0447 , G09G2320/0242 , G09G2320/028 , G09G2320/0626
Abstract: 本发明有关于一种像素驱动方法及液晶像素矩阵，该像素驱动方法中，每一个像素包含第一子像素以及第二子像素，其中第一子像素包含第一显示区域与第二显示区域，第二子像素包含第一显示区域与第二显示区域，像素驱动方法包含：提供第一电压至第一子像素及第二子像素的第一显示区域；提供第二电压至第一子像素的第二显示区域及提供第三电压至第二子像素的第二显示区域；当提供至第一子像素与第二子像素的第一电压大于预设电压时，调整第二电压，使第二电压小于第三电压。
-
公开(公告)号：CN103760724B
公开(公告)日：2016-04-20
申请号：CN201410042366.5
申请日：2014-01-28
Applicant: 友达光电股份有限公司
IPC: G02F1/1343 , G02F1/1333
CPC classification number: G02F1/134309 , G02F1/13624 , G02F1/136286 , H01L27/124
Abstract: 一种有源元件阵列基板包含基板、第一像素电极与第一垫高结构。第一像素电极位于基板上或上方，且此第一像素电极包含第一主干电极、第二主干电极与多个第一分支电极。第二主干电极与第一主干电极交错，以于第一主干电极与第二主干电极的交错处形成第一交点。第一分支电极连接第一主干电极与第二主干电极，以定义出多个第一配向领域，其中第一分支电极至少相对于第二主干电极呈非对称分布。第一垫高结构至少介于第一交点与基板之间，以至少于第一交点处形成第一隆起部。
-
公开(公告)号：CN104155813A
公开(公告)日：2014-11-19
申请号：CN201410414293.8
申请日：2014-08-21
Applicant: 友达光电股份有限公司
IPC: G02F1/1343 , G02F1/1345 , G02F1/1335 , H01L27/12
CPC classification number: G02F1/1334 , G02F1/1343 , G02F1/136213 , G02F2001/134345 , G02F2001/134354 , G09G3/2003 , G09G3/3648 , G09G5/04 , G09G2300/0452 , G09G2320/0242 , H01L27/12
Abstract: 一种像素结构、画素像素阵列以及显示面板，该像素结构包括有源元件、第一像素电极、第二像素电极以及导线。第一像素电极与有源元件电性连接。第二像素电极与第一像素电极电性绝缘。导线位于第一像素电极以及第二像素电极的下方，其中有源元件通过导线以与第一像素电极电性连接，且导线与第二像素电极耦合以形成耦合电容(coupling capacitance)。如此一来，同一个像素结构在驱动过程中可使得这两块像素电极具有不同的电压，进而改善显示面板的侧视色偏现象。
-
公开(公告)号：CN103257489A
公开(公告)日：2013-08-21
申请号：CN201310151569.3
申请日：2013-04-27
Applicant: 友达光电股份有限公司
IPC: G02F1/1343
Abstract: 一种主动元件基板及应用其的显示面板。主动元件基板包含基材、像素单元、扫描线与数据线。像素单元配置于基材上，且包含至少一主动元件、至少一连接图案、第一绝缘层与至少一像素电极。连接图案电性连接主动元件。第一绝缘层覆盖主动元件，且具有至少一贯穿孔，贯穿孔暴露出连接图案。像素电极包含主干电极、多个分支电极与连接电极。主干电极位于第一绝缘层上，且具有高度转折部、主干部与低陷部。高度转折部位于主干部与贯穿孔之间。低陷部毗邻高度转折部靠近贯穿孔的一侧，其中主干部至基材的垂直高度大于低陷部至基材的垂直高度。分支电极位于第一绝缘层上，且连接主干部以形成至少二个配向区域。连接电极经由贯穿孔与连接图案电性连接。
-
Patent Agency Ranking
公开(公告)号：CN103323992B
公开(公告)日：2016-03-09
申请号：CN201310286593.8
申请日：2013-07-09
Applicant: 友达光电股份有限公司
IPC: G02F1/1343 , G02F1/1362
CPC classification number: G02F1/134309 , G02F1/133707 , G02F1/136213 , G02F1/13624 , G02F1/136286 , G02F2001/134345 , G02F2201/123
Abstract: 本发明提出一种具有全新像素结构的像素阵列基板以及具有该像素阵列基板的液晶显示面板，该像素阵列基板包含多条数据线、多条扫描线、以及多个像素，像素中每一个包含一第一像素电极、一第一连接线、一第二像素电极、以及一第二连接线，第一像素电极经由第一连接线电性连接至对应的数据线以及扫描线且具有一第一狭缝，第二像素电极经由第二连接线电性连接至对应的数据线以及扫描线，其中，第二连接线的至少一部分经由第一像素电极的第一狭缝暴露出来。本发明提出的像素阵列基板及液晶显示面板在解决广视角的侧视泛白（color washout）现象的前提之下，进一步改善显示器整体的液晶效率。
-
公开(公告)号：CN103257489B
公开(公告)日：2016-02-03
申请号：CN201310151569.3
申请日：2013-04-27
Applicant: 友达光电股份有限公司
IPC: G02F1/1343
Abstract: 一种主动元件基板及应用其的显示面板。主动元件基板包含基材、像素单元、扫描线与数据线。像素单元配置于基材上，且包含至少一主动元件、至少一连接图案、第一绝缘层与至少一像素电极。连接图案电性连接主动元件。第一绝缘层覆盖主动元件，且具有至少一贯穿孔，贯穿孔暴露出连接图案。像素电极包含主干电极、多个分支电极与连接电极。主干电极位于第一绝缘层上，且具有高度转折部、主干部与低陷部。高度转折部位于主干部与贯穿孔之间。低陷部毗邻高度转折部靠近贯穿孔的一侧，其中主干部至基材的垂直高度大于低陷部至基材的垂直高度。分支电极位于第一绝缘层上，且连接主干部以形成至少二个配向区域。连接电极经由贯穿孔与连接图案电性连接。
-
公开(公告)号：CN105182631A
公开(公告)日：2015-12-23
申请号：CN201510440058.2
申请日：2015-07-24
Applicant: 友达光电股份有限公司
IPC: G02F1/1343
CPC classification number: G02F1/133707 , G02F1/134309 , G02F1/13624 , G02F1/136286 , G02F1/1368 , G02F2001/134345
Abstract: 本发明公开一种像素结构及具有此像素结构的像素阵列，该像素结构包括控制元件、主像素电极、次像素电极。主像素电极与控制元件电连接，其中主像素电极具有多个主像素狭缝，且该些主像素狭缝的宽度为S。次像素电极与控制元件电连接且与主像素电极分离开来，且次像素电极包括第一电极图案以及第二电极图案。第一电极图案具有多个第一狭缝，且每一第一狭缝的宽度S1大于或等于主像素狭缝的宽度S。第二电极图案为不具有狭缝或是具有多个第二狭缝，其中每一第二狭缝的宽度S2小于主像素狭缝的宽度S。此外，包括上述像素结构的像素阵列也被提出。
-
公开(公告)号：CN102778791A
公开(公告)日：2012-11-14
申请号：CN201210270087.5
申请日：2012-07-31
Applicant: 友达光电股份有限公司
IPC: G02F1/1343 , G02F1/1333
CPC classification number: G02F1/133707 , G02F1/134309 , G02F1/1393 , G02F2001/133757 , G02F2001/134345
Abstract: 一种显示面板，包括一对基板、像素结构、及位于该对基板之间的显示介质层。像素结构配置于一基板上，包括第一及第二子像素。第一子像素具有第一主要与次要区域，且包括第一像素电极，其中位于第一主要区域的第一像素电极具有第一间隙，位于第一次要区域的第一像素电极具有第二间隙，且第一间隙大于第二间隙。第二子像素具有第二主要与次要区域，且包括第二像素电极，其中位于第二主要区域的第二像素电极具有第三间隙，位于第二次要区域的第二像素电极具有第四间隙，且第三间隙小于或等于第四间隙，其中第一间隙大于第三间隙。
-
公开(公告)号：CN105182631B
公开(公告)日：2018-06-19
申请号：CN201510440058.2
申请日：2015-07-24
Applicant: 友达光电股份有限公司
IPC: G02F1/1343
CPC classification number: G02F1/133707 , G02F1/134309 , G02F1/13624 , G02F1/136286 , G02F1/1368 , G02F2001/134345
Abstract: 本发明公开一种像素结构及具有此像素结构的像素阵列，该像素结构包括控制元件、主像素电极、次像素电极。主像素电极与控制元件电连接，其中主像素电极具有多个主像素狭缝，且该些主像素狭缝的宽度为S。次像素电极与控制元件电连接且与主像素电极分离开来，且次像素电极包括第一电极图案以及第二电极图案。第一电极图案具有多个第一狭缝，且每一第一狭缝的宽度S1大于或等于主像素狭缝的宽度S。第二电极图案为不具有狭缝或是具有多个第二狭缝，其中每一第二狭缝的宽度S2小于主像素狭缝的宽度S。此外，包括上述像素结构的像素阵列也被提出。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
