多视域显示器
    1.
    发明授权

    公开(公告)号:CN103984110B

    公开(公告)日:2016-08-24

    申请号:CN201410218637.8

    申请日:2014-05-22

    Inventor: 王智杰 施志昌

    Abstract: 本发明提供一种多视域显示器,包含光源模块、第一柱状透镜阵列、显示模块以及第二柱状透镜阵列,光源模块用以依时序提供多个光线,第一柱状透镜阵列配置于光源模块前方,用以将来自光源模块的光线分别导引朝多个方向前进,显示模块配置于第一柱状透镜阵列前方,用以将来自第一柱状透镜阵列的光线分别转换为多个像素光线,第二柱状透镜阵列配置于显示模块前方,用以将像素光线分别导引至多个视域。本发明提供的多视域显示器增加了多视域显示器在一个周期内可以产生的视域,因而减少视域数增加时解析度的下降幅度。

    多视域显示器
    3.
    发明公开

    公开(公告)号:CN103984110A

    公开(公告)日:2014-08-13

    申请号:CN201410218637.8

    申请日:2014-05-22

    Inventor: 王智杰 施志昌

    Abstract: 本发明提供一种多视域显示器,包含光源模块、第一柱状透镜阵列、显示模块以及第二柱状透镜阵列,光源模块用以依时序提供多个光线,第一柱状透镜阵列配置于光源模块前方,用以将来自光源模块的光线分别导引朝多个方向前进,显示模块配置于第一柱状透镜阵列前方,用以将来自第一柱状透镜阵列的光线分别转换为多个像素光线,第二柱状透镜阵列配置于显示模块前方,用以将像素光线分别导引至多个视域。本发明提供的多视域显示器增加了多视域显示器在一个周期内可以产生的视域,因而减少视域数增加时解析度的下降幅度。

    像素结构
    4.
    发明授权

    公开(公告)号:CN107247370B

    公开(公告)日:2019-11-19

    申请号:CN201710617575.1

    申请日:2015-02-06

    Abstract: 本发明公开了一种像素结构,其包括多个阵列排列的子像素。各子像素分別包括主动元件以及与主动元件电性连接的像素电极。各像素电极分別定义出错向区以及多个被错向区所分隔的显示域,其中仅部分子像素进一步包括对应于错向区设置的遮光图案。

    像素结构
    5.
    发明授权

    公开(公告)号:CN104570517B

    公开(公告)日:2018-04-06

    申请号:CN201510063272.0

    申请日:2015-02-06

    Abstract: 一种像素结构,其包括多个阵列排列的子像素。各子像素分別包括主动元件以及与主动元件电性连接的像素电极。各像素电极分別定义出错向区以及多个被错向区所分隔的显示域,其中仅部分子像素进一步包括对应于错向区设置的遮光图案。

    像素结构
    6.
    发明公开

    公开(公告)号:CN107247370A

    公开(公告)日:2017-10-13

    申请号:CN201710617575.1

    申请日:2015-02-06

    Abstract: 本发明公开了一种像素结构,其包括多个阵列排列的子像素。各子像素分別包括主动元件以及与主动元件电性连接的像素电极。各像素电极分別定义出错向区以及多个被错向区所分隔的显示域,其中仅部分子像素进一步包括对应于错向区设置的遮光图案。

    像素结构
    7.
    发明公开

    公开(公告)号:CN107203074A

    公开(公告)日:2017-09-26

    申请号:CN201710618237.X

    申请日:2015-02-06

    Abstract: 本发明公开了一种像素结构,其包括多个阵列排列的子像素。各子像素分別包括主动元件、与主动元件电性连接的像素电极以及遮光图案。各像素电极分別定义出错向区以及多个被错向区所分隔的显示域,该遮光图案对应于该错向区设置,其中该些子像素包括一第一子像素、一第二子像素与一第三子像素,其中该第一子像素中的该遮光图案的面积异于第二及第三子像素中的该遮光图案的面积。

    像素结构
    8.
    发明授权

    公开(公告)号:CN107203074B

    公开(公告)日:2019-11-22

    申请号:CN201710618237.X

    申请日:2015-02-06

    Abstract: 本发明公开了一种像素结构,其包括多个阵列排列的子像素。各子像素分別包括主动元件、与主动元件电性连接的像素电极以及遮光图案。各像素电极分別定义出错向区以及多个被错向区所分隔的显示域,该遮光图案对应于该错向区设置,其中该些子像素包括一第一子像素、一第二子像素与一第三子像素,其中该第一子像素中的该遮光图案的面积异于第二及第三子像素中的该遮光图案的面积。

    像素结构及具有此像素结构的像素阵列

    公开(公告)号:CN105182631A

    公开(公告)日:2015-12-23

    申请号:CN201510440058.2

    申请日:2015-07-24

    Abstract: 本发明公开一种像素结构及具有此像素结构的像素阵列,该像素结构包括控制元件、主像素电极、次像素电极。主像素电极与控制元件电连接,其中主像素电极具有多个主像素狭缝,且该些主像素狭缝的宽度为S。次像素电极与控制元件电连接且与主像素电极分离开来,且次像素电极包括第一电极图案以及第二电极图案。第一电极图案具有多个第一狭缝,且每一第一狭缝的宽度S1大于或等于主像素狭缝的宽度S。第二电极图案为不具有狭缝或是具有多个第二狭缝,其中每一第二狭缝的宽度S2小于主像素狭缝的宽度S。此外,包括上述像素结构的像素阵列也被提出。

Patent Agency Ranking