-
公开(公告)号：CN119855213A
公开(公告)日：2025-04-18
申请号：CN202510329586.4
申请日：2025-03-20
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种双沟道超结碳化硅MOSFET，包括A型衬底、A型外延层、B型第二阱区、第一沟槽、第二沟槽、漏极金属、栅极金属、源极金属和肖特基金属；A与B的导电类型不同；A型外延层内设有超结区和两个B型第一阱区；超结区包括A型柱状条和两个B型柱状条；两个B型第一阱区设在两个B型柱状条顶部；第一沟槽和第二沟槽设在B型第二阱区两侧；肖特基金属设在第二沟槽底部；栅极金属悬浮在绝缘介质内，位于栅极金属下方的B型第一阱区顶部形成有第一导电沟道，邻近栅极金属的B型第二阱区侧壁形成有第二导电沟道。本发明能在保证高击穿电压和低比导通电阻的同时，还拥有优异的动态性能，并且有着较强的续流能力与较高的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN118214406A
公开(公告)日：2024-06-18
申请号：CN202410411936.7
申请日：2024-04-08
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03K17/081 , H03K17/687
Abstract: 本发明涉及一种基于可控栅极电流的SiC MOSFET有源栅极驱动电路，针对双脉冲测试电路（8）中所包含的待测试SiC MOSFET U1，基于依次经驱动电压提供电路（1）、电流转换电路（2）提供驱动电流至电流推挽放大电路（3），并结合可控电流过冲抑制电路（4）检测产生可控的电流过冲抑制电流，以及电压过冲抑制电路（5）检测产生电压过冲抑制电流，由电流推挽放大电路（3）放大驱动电流，对待测试SiC MOSFET U1实现驱动；设计方案实现可控的栅极电流控制，从而在待测试SiC MOSFET U1开关过程中，有序的开启和关断，更加有效的抑制电流电压过冲现象。
-
公开(公告)号：CN119653839A
公开(公告)日：2025-03-18
申请号：CN202411825638.9
申请日：2024-12-12
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种局部介质调制的横向超结碳化硅器件，属于半导体功率器件技术领域。本发明包括从下至上依次叠设的半导体衬底、埋氧层、碳化硅有源层和金属层，碳化硅有源层包括局部介质区和超结结构，介质区局部覆盖超结结构两侧及小宽度部表面。本发明通过将高介电常数的介质替换常用的氧化硅栅介质来改善栅极漏电流问题，降低器件开启电压，同时引用局部介质在漂移区中引入新的电场尖峰，调制电场分布，并改善横向超结结构的电荷非平衡效应，优化漂移区浓度并降低器件的导通电阻，提升器件性能及可靠性。
-
公开(公告)号：CN119230612B
公开(公告)日：2025-02-21
申请号：CN202411733732.1
申请日：2024-11-29
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种提升耐短路能力的内嵌SBD的SiC功率器件，包括金属漏极、N型掺杂半导体衬底、N型掺杂半导体外延层、N型掺杂半导体JFET区、栅极深沟槽、金属栅极、源极浅沟槽、SBD金属、P型掺杂半导体屏蔽层和金属源极。金属栅极嵌设在栅极深沟槽顶部。本发明中的SBD金属、源极浅沟槽和P型掺杂半导体屏蔽层，能减少器件短路时的电流密度，降低器件在短路时的温度，避免器件发生热击穿、以提高器件的耐短路能力。另外，本发明中填充有高K电介质的栅极深沟槽，能调制漂移区的电势分布，以保证低导通电阻和高反向击穿电压，从而兼顾器件的导通电阻和耐短路能力的改善，有效调和二者的矛盾关系。
-
公开(公告)号：CN119230612A
公开(公告)日：2024-12-31
申请号：CN202411733732.1
申请日：2024-11-29
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L29/423 , H01L27/07 , H01L29/872 , H01L29/417
Abstract: 本发明公开了一种提升耐短路能力的内嵌SBD的SiC功率器件，包括金属漏极、N型掺杂半导体衬底、N型掺杂半导体外延层、N型掺杂半导体JFET区、栅极深沟槽、金属栅极、源极浅沟槽、SBD金属、P型掺杂半导体屏蔽层和金属源极。金属栅极嵌设在栅极深沟槽顶部。本发明中的SBD金属、源极浅沟槽和P型掺杂半导体屏蔽层，能减少器件短路时的电流密度，降低器件在短路时的温度，避免器件发生热击穿、以提高器件的耐短路能力。另外，本发明中填充有高K电介质的栅极深沟槽，能调制漂移区的电势分布，以保证低导通电阻和高反向击穿电压，从而兼顾器件的导通电阻和耐短路能力的改善，有效调和二者的矛盾关系。
-
公开(公告)号：CN116825817A
公开(公告)日：2023-09-29
申请号：CN202311019567.9
申请日：2023-08-14
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明公开了基于介质定位的浮空场限环功率器件及制备方法，包括器件主体、高K介质槽区和P型浮空场限环；器件主体包括N型掺杂的半导体漂移区；高K介质槽区等间距布设在半导体漂移区的顶部中心，且包括凹槽和填充在凹槽内的高K介质；位于高K介质槽区之间的有源层形成为半导体岛区；半导体岛区通过P型掺杂形成P型浮空场限环，且P型浮空场限环的结深大于高K介质槽区的深度。凹槽为条状槽、网状槽或矩形槽等。本发明的P型浮空场限环基于介质凹槽进行定位，能减少掩膜等工艺步骤，凹槽内淀积的高K介质能有效调制表面电场并避免表面电荷对P型浮空场限环的影响，从而提高击穿电压，同时提高漂移区浓度，降低器件导通电阻。
-
-
-
-
-
Search Results
6
records
(took 0.04 seconds)
