-
Patent Agency Ranking
公开(公告)号：CN109861547A
公开(公告)日：2019-06-07
申请号：CN201910193443.X
申请日：2019-03-14
Applicant: 南京邮电大学
IPC: H02M3/335
Abstract: 本发明公开了一种四路输出的反激式开关电源，包括输入整流电路，启动电路，变压拓扑，开关管，PWM控制电路，输出整流电路，采样反馈电路；所述输入整流电路与启动电路和变压拓扑相连，所述开关管与变压拓扑相连，所述变压拓扑与PWM控制电路和输出整流电路相连，所述输出整流电路与采样反馈电路，所述采样反馈电路与PWM控制电路相连。所述本发明通过在变压拓扑每个次级线圈都连接一路输出电路，为不同设备提供不同的供电电压。同时，采用部分输出回路加权反馈与后级调节相结合的方式，增加输出电压的精度。还改进输出整流部分电路，以确保能够支撑大负载的正常工作。同时还具备在宽电压输入条件下工作的能力，适应能力强。
-
公开(公告)号：CN110265391B
公开(公告)日：2021-03-16
申请号：CN201910488660.1
申请日：2019-06-05
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明揭示了一种内嵌浮空N+区的LIGBT型ESD防护器件，ESD防护器件包括硅衬底，在硅衬底上设有埋氧层，埋氧层上设有漂移区，漂移区的左上方为漏极区，右上方为源极区；漂移区内中间引入浮空N+电荷区，在N‑buffer区中为漏极重掺杂P+区；在P‑body区中为源极重掺杂N+区，重掺杂P+区。本发明可解决现有技术中普遍存在的触发电压过高、维持电压过低、抗闩锁能力不足的技术问题，设计了一种内嵌浮空N+区的LIGBT型ESD防护器件，由于浮空重掺杂N+电荷区的存在，触发时器件击穿结P‑body/N‑epi结冶金结处电场分布得到调制，更易发生雪崩击穿，因此降低了触发电压。
-
公开(公告)号：CN110265391A
公开(公告)日：2019-09-20
申请号：CN201910488660.1
申请日：2019-06-05
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明揭示了一种内嵌浮空N+区的LIGBT型ESD防护器件，ESD防护器件包括硅衬底，在硅衬底上设有埋氧层，埋氧层上设有漂移区，漂移区的左上方为漏极区，右上方为源极区；漂移区内中间引入浮空N+电荷区，在N-buffer区中为漏极重掺杂P+区；在P-body区中为源极重掺杂N+区，重掺杂P+区。本发明可解决现有技术中普遍存在的触发电压过高、维持电压过低、抗闩锁能力不足的技术问题，设计了一种内嵌浮空N+区的LIGBT型ESD防护器件，由于浮空重掺杂N+电荷区的存在，触发时器件击穿结P-body/N-epi结冶金结处电场分布得到调制，更易发生雪崩击穿，因此降低了触发电压。
-
公开(公告)号：CN110224028B
公开(公告)日：2022-06-17
申请号：CN201910410173.3
申请日：2019-05-17
Applicant: 南京邮电大学
IPC: H01L29/78 , H01L23/552
Abstract: 本发明提出了一种具有L型介质层低EMI的VDMOS器件，包括VDMOS原胞结构，所述VDMOS原胞结构包括漏端金属电极和源极金属电极，所述VDMOS原胞结构两侧设置有RC吸收电路，所述RC吸收电路包括串联的电阻和电容，所述RC吸收电路的一端与所述源极金属电极耦合，另一端与所述漏端金属电极耦合。本发明在保证VDMOS原有基本电学性能的基础上，有效降低了VDMOS器件的开关损耗和电磁干扰，提高所应用的电路集成度。
-
公开(公告)号：CN110224028A
公开(公告)日：2019-09-10
申请号：CN201910410173.3
申请日：2019-05-17
Applicant: 南京邮电大学
IPC: H01L29/78 , H01L23/552
Abstract: 本发明提出了一种具有L型介质层低EMI的VDMOS器件，包括VDMOS原胞结构，所述VDMOS原胞结构包括漏端金属电极和源极金属电极，所述VDMOS原胞结构两侧设置有RC吸收电路，所述RC吸收电路包括串联的电阻和电容，所述RC吸收电路的一端与所述源极金属电极耦合，另一端与所述漏端金属电极耦合。本发明在保证VDMOS原有基本电学性能的基础上，有效降低了VDMOS器件的开关损耗和电磁干扰，提高所应用的电路集成度。
-
-
-
-
Search Results
5
records
(took 0.015 seconds)
