在基底中制作多个沟槽的方法

    公开(公告)号:CN103579116B

    公开(公告)日:2017-05-31

    申请号:CN201210285010.5

    申请日:2012-08-10

    Abstract: 本发明提供一种在基底中制作多个沟槽的方法,包括:提供一基底;在基底上形成一掩模层,掩模层具有至少一第一开口以及至少一第二开口,其中第二开口大于第一开口,且第一开口与第二开口皆暴露出基底;在第二开口的底部形成一牺牲层,牺牲层的材质不同于掩模层的材质;以及以掩模层为掩模,蚀刻第一开口与第二开口下方的基底以及牺牲层,以在基底中形成多个沟槽。本发明能够有效提高不同开口宽度的沟槽的深度一致性。

    接触孔的制作方法
    4.
    发明授权

    公开(公告)号:CN103377985B

    公开(公告)日:2016-06-29

    申请号:CN201210112848.4

    申请日:2012-04-17

    Abstract: 本发明公开了一种接触孔的制作方法。首先提供衬底;在所述衬底上形成第一硬掩膜以及第二硬掩膜;在第二硬掩上涂布光刻胶层;进行光刻工艺,在所述光刻胶层中形成开口;进行第一次干蚀刻工艺,经由所述开口蚀刻第二硬掩膜,形成第一孔洞;将所述第二硬掩膜中的第一孔洞缩小成为第二孔洞;以及进行第二次干蚀刻工艺,经由所述第二孔洞蚀刻所述第一硬掩膜,形成第三孔洞。

    具有控制电极的穿硅通孔与其制作方法

    公开(公告)号:CN103367309B

    公开(公告)日:2016-06-22

    申请号:CN201210101419.7

    申请日:2012-03-31

    Abstract: 本发明公开了一种具有控制电路的穿硅通孔,包含一基底,一导电电极,一垂直晶体管以及一导电层。其中导电电极贯穿所述基底。垂直晶体管包含一源极、一通道以及一漏极设置于所述导电电极上,通道设置于所述源极与所述漏极之间;一栅极设置于所述基底中;以及一栅极介电层设置于所述通道与所述栅极之间。导电层设置于所述垂直晶体管的所述漏极上。

    封装结构与重布层基板以及其形成方法

    公开(公告)号:CN103369873B

    公开(公告)日:2016-05-11

    申请号:CN201210099725.1

    申请日:2012-04-06

    CPC classification number: H01L2224/16225

    Abstract: 本发明公开了一种封装结构,包含有第一芯片、重布层基板以及第二芯片。重布层基板包含基板、第一线路、第一锡球、第二线路、第二锡球以及通孔。基板具有第一表面以及第二表面。第一线路以及第一锡球设置于第一表面,两者电性连接。第二线路以及第二锡球设置于第二表面,两者电性连接。通孔贯穿第一表面以及第二表面,通孔电性连接第一线路以及第二线路。第一芯片包含第一接触垫,且第二芯片包含第二接触垫。其中,第二接触垫与第二锡球电性连接,第一接触垫与第一锡球电性连接。本发明还提供了一种形成重布层基板的方法。

    半导体芯片与封装结构以及其形成方法

    公开(公告)号:CN103378015B

    公开(公告)日:2016-04-27

    申请号:CN201210118960.9

    申请日:2012-04-20

    Abstract: 本发明公开了一种半导体芯片,包含基底、穿硅通孔、上凸块、下凸块以及热敏光敏胶层。基底具有上表面以及相对于上表面的下表面。穿硅通孔设置于基底中,贯穿上表面以及下表面。上凸块设置于上表面上,并与穿硅通孔电性连接。下凸块设置于下表面上,并与穿硅通孔电性连接。热敏光敏胶层设置于上表面上,包围上凸块具有开孔,且开孔与下凸块的宽度大致相同。本发明另外还提供了一种封装结构与其形成方法。

    半导体盲孔的检测方法
    8.
    发明授权

    公开(公告)号:CN103456655B

    公开(公告)日:2016-03-23

    申请号:CN201210174235.3

    申请日:2012-05-30

    Abstract: 本发明公开了一种半导体盲孔的检测方法,包括提供一包括导电区的半导体基底;形成多个暴露出导电区的盲孔;在至少一所述多个盲孔的侧壁上形成一层阻档层,其中阻档层的电阻率大于导电区的电阻率;于各个盲孔的底部形成一层接触层;及在形成各个接触层后,利用带电射线照射多个盲孔。

Patent Agency Ranking