-
公开(公告)号：CN103730155B
公开(公告)日：2018-05-29
申请号：CN201210381337.2
申请日：2012-10-10
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G11C11/56
CPC classification number: G11C13/0069
Abstract: 本发明实施例提供数据写入方法及装置。该方法包括：获取待写入数据与存储器中已存储数据的绝对差值；判断所述绝对差值是否大于预设阈值；若判断为是，则将所述待写入数据写入所述存储器；否则，不执行数据写入操作。本发明实施例提供的数据写入方法及装置能够用于有效减少对存储器进行写操作的次数，从而降低所带来的不良效果。
-
公开(公告)号：CN104699574B
公开(公告)日：2018-04-20
申请号：CN201310662178.8
申请日：2013-12-09
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F11/22
CPC classification number: G06F12/08
Abstract: 本发明实施例公开了一种建立处理器Cache检查点的方法、装置及系统，以保证建立Cache检查点不存在影响处理器运行，该方法包括：在Cache中内容逐行导出过程中，当接收到处理器写Cache信号时，检测确定处理器写Cache操作对应的Cache行在Cache的已导出部分，执行处理器写Cache操作，同时将写Cache操作写入Cache行中内容导出；当接收到处理器写Cache信号时，检测确定处理器写Cache操作对应的Cache行在Cache的未导出部分，执行处理器写Cache操作，暂停Cache中内容导出；当接收到处理器读Cache信号时，执行处理器读Cache操作，暂停Cache中内容导出。
-
公开(公告)号：CN104239220B
公开(公告)日：2017-11-24
申请号：CN201310232811.X
申请日：2013-06-13
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
Abstract: 本发明实施例提供一种存储器刷新处理方法和装置，通过在DRAM的各个存储区域中，根据待存储的目标数据的关键级别和各个所述存储区域的数据保持时间，选择用于存储所述目标数据的目标存储区域，根据所述目标存储区域的数据保持时间和所述目标数据的关键级别所确定的刷新时间间隔，按照该刷新时间间隔对所述目标存储区域进行刷新，实现了对各个存储区域确定适当的刷新时间间隔，分别进行刷新，以避免不必要的刷新，同时避免了对DRAM的每一存储行设置一个计数器，解决了现有技术中存储器刷新处理成本较高的技术问题。
-
公开(公告)号：CN104239220A
公开(公告)日：2014-12-24
申请号：CN201310232811.X
申请日：2013-06-13
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
Abstract: 本发明实施例提供一种存储器刷新处理方法和装置，通过在DRAM的各个存储区域中，根据待存储的目标数据的关键级别和各个所述存储区域的数据保持时间，选择用于存储所述目标数据的目标存储区域，根据所述目标存储区域的数据保持时间和所述目标数据的关键级别所确定的刷新时间间隔，按照该刷新时间间隔对所述目标存储区域进行刷新，实现了对各个存储区域确定适当的刷新时间间隔，分别进行刷新，以避免不必要的刷新，同时避免了对DRAM的每一存储行设置一个计数器，解决了现有技术中存储器刷新处理成本较高的技术问题。
-
公开(公告)号：CN104699574A
公开(公告)日：2015-06-10
申请号：CN201310662178.8
申请日：2013-12-09
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F11/22
CPC classification number: G06F12/08
Abstract: 本发明实施例公开了一种建立处理器Cache检查点的方法、装置及系统，以保证建立Cache检查点不存在影响处理器运行，该方法包括：在Cache中内容逐行导出过程中，当接收到处理器写Cache信号时，检测确定处理器写Cache操作对应的Cache行在Cache的已导出部分，执行处理器写Cache操作，同时将写Cache操作写入Cache行中内容导出；当接收到处理器写Cache信号时，检测确定处理器写Cache操作对应的Cache行在Cache的未导出部分，执行处理器写Cache操作，暂停Cache中内容导出；当接收到处理器读Cache信号时，执行处理器读Cache操作，暂停Cache中内容导出。
-
Patent Agency Ranking
公开(公告)号：CN103730155A
公开(公告)日：2014-04-16
申请号：CN201210381337.2
申请日：2012-10-10
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G11C11/56
CPC classification number: G11C13/0069
Abstract: 本发明实施例提供数据写入方法及装置。该方法包括：获取待写入数据与存储器中已存储数据的绝对差值；判断所述绝对差值是否大于预设阈值；若判断为是，则将所述待写入数据写入所述存储器；否则，不执行数据写入操作。本发明实施例提供的数据写入方法及装置能够用于有效减少对存储器进行写操作的次数，从而降低所带来的不良效果。
-
公开(公告)号：CN118502711A
公开(公告)日：2024-08-16
申请号：CN202410632261.9
申请日：2024-05-21
Applicant: 中国科学院计算技术研究所
IPC: G06F7/505 , G06F7/53 , G06N3/063 , G06N3/0464 , G06N3/042
Abstract: 本发明提出一种神经向量检索加速器、及应用其的神经向量检索方法，该加速器包含：外设接口单元，用以接收外部控制信号，从内存中读取输入数据送入缓冲区中；乘积引擎，与外设接口单元耦接，用以读取输入向量及中心点向量，计算输入向量和中心点向量之间的点积或距离，取得第一计算结果；位置生成单元，与外设接口单元耦接，用以依据外部控制信号计算索引位置和结果位置；索引引擎，与乘积引擎、位置生成单元耦接，用以依据索引位置和结果位置，从外设接口单元中获取查找地址，依据查询地址从第一计算结果中索引数据并求和，得到第二计算结果。该加速器降低了神经向量检索的计算和存储访问开销，节省硬件资源。
-
公开(公告)号：CN109581183B
公开(公告)日：2020-07-10
申请号：CN201811234934.6
申请日：2018-10-23
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明涉及一种集成电路的安全测试方法与结构。本发明包括四种工作模式：注册模式，用于获取物理不可克隆函数的所有激励响应对；认证模式，用于验证测试者的权限；测试模式，用于测试集成电路；功能模式，用于电路正常功能运行。本发明还包括三种模块：Bias PUF组模块，用于对测试者的权限进行认证；Multiplexer模块，控制扫描链上的数据流，减少对测试时间的影响；Mask模块，用于保护扫描链上的关键数据不被泄露。本发明能够在不牺牲可测试性的前提下保证扫描链的安全性。
-
公开(公告)号：CN109557449B
公开(公告)日：2020-04-03
申请号：CN201811235172.1
申请日：2018-10-23
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明提出一种集成电路难测路径的选择方法。本发明包括：利用动静态协同分析，计算和校准逻辑值为0或为1的概率；根据所计算概率，从输出向输入方向寻找跳变沿传输概率小的路径；为所选路径生成测试向量，判断路径有效性。本发明通过动静态协同分析方法提高了概率计算精度，进而有效寻找出集成电路中的难测路径，为保证集成电路测试覆盖率提供重要支撑。
-
公开(公告)号：CN107066707A
公开(公告)日：2017-08-18
申请号：CN201710188024.8
申请日：2017-03-27
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/505
Abstract: 本发明提出一种使用快照的可调试性设计追踪方法及装置，涉及集成电路可调试性设计技术领域，该方法包括步骤1，设置追踪缓存与快照缓存的容量，确定追踪信号的宽度限制与快照信号的宽度限制；步骤2，根据所述追踪信号与所述快照信号的宽度限制，生成寄存器簇并迭代选择寄存器簇，从而确定所述追踪信号与所述快照信号；步骤3，根据所述追踪信号与所述快照信号，设置追踪结构，其中所述追踪结构包括追踪控制器、触发器、追踪总线、追踪缓存、快照缓存。本发明可以显著的提高调试数据的状态恢复率，增加硅后调试的可观测性，缩短硅后调试时间；本发明可以确定性的恢复关键信号；本发明可以减少追踪信号选择方法的运行时间。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.062 seconds)
