公开(公告)号：CN119993954A

公开(公告)日：2025-05-13

申请号：CN202311493788.X

申请日：2023-11-09

Applicant: 华为技术有限公司

Inventor： 常远 ,  姚渊 ,  宋伟基 ,  许俊豪

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 本申请提供一种芯片、其制作方法及电子设备，芯片包括晶体管、金属硅化物层、刻蚀停止层、层间介质层和多个第一接触孔，金属硅化物层至少设于晶体管的源极和漏极之上，第一接触孔贯穿刻蚀停止层和层间介质层；芯片还包括阻挡层，阻挡层设于金属硅化物层与刻蚀停止层之间，在刻蚀停止层的刻蚀条件下，刻蚀停止层的刻蚀速率大于阻挡层的刻蚀速率。这样在对刻蚀停止层进行刻蚀时，可以有利于避免对阻挡层产生刻蚀，使得阻挡层可以起到停止刻蚀的作用，避免对金属硅化物层产生刻蚀，对金属硅化物层进行了保护，即使金属硅化物层较薄时也不会影响到晶体管中的源极和漏极，对源极和漏极起到了保护作用，从而提高了芯片的制作良率。

公开(公告)号：CN119497363A

公开(公告)日：2025-02-21

申请号：CN202311044900.1

申请日：2023-08-17

Applicant: 华为技术有限公司

Inventor： 金明 ,  韦庆松 ,  吴颖 ,  詹士杰 ,  王恒 ,  宋伟基 ,  许俊豪

IPC: H10B10/00

Abstract: 本申请提供一种存储阵列及其制备方法、存储器及电子设备，涉及半导体技术领域。该存储阵列包括堆叠设置的第一层结构、第二层结构、第一导电结构和第二导电结构，第一层结构包括第一晶体管和第二晶体管，第二层结构包括第三晶体管和第四晶体管。第一导电结构位于第三晶体管的控制极与第四晶体管的第一极之间，第三晶体管的控制极和第四晶体管的第一极分别与第一导电结构电连接。第二导电结构位于第三晶体管的第一极与第四晶体管的控制极之间，第三晶体管的第一极和第四晶体管的控制极分别与第二导电结构电连接。第一导电结构在参考面上的正投影，与第二导电结构在参考面上的正投影不交叠。存储阵列可应用于存储器中，以实现数据的读取和写入。

公开(公告)号：CN118726923A

公开(公告)日：2024-10-01

申请号：CN202310350050.1

申请日：2023-03-28

Applicant: 华为技术有限公司

Inventor： 童哲源 ,  宋伟基 ,  许俊豪

IPC: C23C14/35 ,  C23C14/00

Abstract: 本申请实施例提供一种磁控溅射装置及磁控溅射方法，涉及溅射技术领域，用于实现沉积多层薄膜。磁控溅射装置包括反应腔以及与反应腔连通的第一气体管路。其中，反应腔包括腔壁，腔壁具有第一凸部，第一凸部沿远离反应腔中心的方向外凸，第一凸部用于存放待溅射基板。反应腔内设置有靶材以及与靶材相对设置的载物台，载物台用于放置待溅射基板。第一气体管路用于为反应腔通入第一气体。

公开(公告)号：CN117177554A

公开(公告)日：2023-12-05

申请号：CN202210562610.5

申请日：2022-05-23

Applicant: 华为技术有限公司

Inventor： 童哲源 ,  李夏冰 ,  宋伟基 ,  许俊豪 ,  徐建华 ,  肖张茹

IPC: H10B12/00 ,  H10B41/00 ,  H10B43/00 ,  H05K1/09 ,  H05K1/18 ,  H05K3/10

Abstract: 本申请提供一种电子器件、芯片、电路板和电子设备，涉及半导体技术领域，可以利用黏附层，提高第一金属层与介电层的层间结合力。该电子器件包括衬底，依次层叠设置在衬底上介电层、黏附层、以及第一金属层；所述黏附层的材料包括所述第一金属层的材料的至少一种元素和所述介电层的材料的至少一种元素。

公开(公告)号：CN116897428A

公开(公告)日：2023-10-17

申请号：CN202280003615.2

申请日：2022-02-07

Applicant: 华为技术有限公司

Inventor： 韩秋华 ,  宋伟基 ,  许俊豪

IPC: H01L27/10

Abstract: 一种存储单元、制备方法、存储器及电子设备，用以降低存储单元的制备难度。其中，存储单元包括孔、环绕孔的堆叠结构、设置于孔内的第二金属层、设置于孔内且环绕第二金属层的隔离层、以及至少部分环绕隔离层的存储膜层，堆叠结构中包括交替堆叠的至少一层介质层和至少一层第一金属层，且每层第一金属层沿着孔的孔径的方向相对于相邻的介质层凹陷，存储膜层相背于隔离层的一侧接触堆叠结构中的第一金属层。通过使存储膜层至少填充在第一金属层相对于相邻的介质层的凹陷内，在底部刻蚀存储膜层的过程中，即使孔是倾斜的，也能由于凹陷的存在而保护位于凹陷内的存储膜层，该结构不需要刻蚀形成严格意义上的垂直孔，因此可降低存储单元的制备难度。

公开(公告)号：CN116802734A

公开(公告)日：2023-09-22

申请号：CN202280004455.3

申请日：2022-01-19

Applicant: 华为技术有限公司

Inventor： 张恒 ,  张禹 ,  张敏 ,  宋伟基 ,  许俊豪

IPC: G11C11/22

Abstract: 本公开的实施例涉及铁电存储器及其制造方法。铁电存储器包括鳍形态的第一电极，第一电极沿着第一水平方向延伸。第二电极至少部分覆盖第一电极的第一侧壁和与第一侧壁相对的第二侧壁。铁电层位于第一电极与第二电极之间。该铁电存储器包括立式排布的铁电存储器单元，使得铁电存储器单元的铁电电容能够在纵向的空间上扩展，以提高存储密度，降低存储芯片的成本。

公开(公告)号：CN116547787A

公开(公告)日：2023-08-04

申请号：CN202080106503.0

申请日：2020-10-23

Applicant: 华为技术有限公司

Inventor： 赫然 ,  许俊豪 ,  朱伟骅 ,  宋伟基 ,  焦慧芳

IPC: H01L21/336

Abstract: 本申请提供了一种封装结构和封装结构的制作方法。该封装结构包括：第一电子元件、导电通道、第一导电结构、第二导电结构；导电通道贯穿第一电子元件；第一导电结构设于导电通道的底部；第二导电结构通过第一导电结构与导电通道电连接；在预设温度下第一导电结构的材料扩散能力低于第二导电结构的材料扩散能力。通过将退火温度等预设温度下扩散能力较弱的第一导电结构设置在导电通道的底部，使得在形成导电通道过程中采用的过刻蚀工艺导致引起的反溅射对第一电子元件电学性能的影响减小。