一种选通管器件及其制备方法
    1.
    发明公开

    公开(公告)号:CN119894361A

    公开(公告)日:2025-04-25

    申请号:CN202510360979.1

    申请日:2025-03-26

    Abstract: 本发明属于微纳米电子技术领域,具体涉及一种选通管器件及其制备方法,其自下而上依次为第一金属电极层、开关层以及第二金属电极层;所述开关层为金属氧化物掺杂金属单质,所述金属单质为能够在电场作用下发生氧化还原反应的金属;具体制备方法为在衬底上沉积第一金属电极层;在所述第一金属电极层上沉积开关层;然后在所述开关层上沉积第二金属电极层,得到初始器件;最后对所述初始器件进行退火处理,得到选通管器件,以达到制备的选通管器件具有低漏电流、开关比大、陡峭的开关斜率、开态电流提高以及耐久性高的技术效果。

    紧凑模型参数生成系统的构建方法及其参数生成方法

    公开(公告)号:CN118052186A

    公开(公告)日:2024-05-17

    申请号:CN202410448186.0

    申请日:2024-04-15

    Abstract: 本申请涉及一种紧凑模型参数生成系统的构建方法及其参数生成方法,属于集成电路设计技术领域。构建方法包括:获取紧凑模型在不同参数取值下的输出特性曲线,包括Cgg‑Vgs曲线、较小漏源电压下的Ids‑Vgs曲线及Gm‑Vgs曲线、较大漏源电压下的Ids‑Vgs曲线:从曲线中提取关键物理特征信息并进行归一化处理后输入训练神经网络模型进行训练,得到紧凑模型参数生成系统,关键物理特征信息包括阈值电压、亚阈值摆幅、晶体管开启电流及关断电流、漏源电流积分值、晶体管跨导积分值以及栅电容最小值与最大值及其积分值。利用通过以上方法构建的紧凑模型参数生成系统,能够在保证提参精度的同时提高紧凑模型提参的速度。

    一种基于忆阻器的非易失性多数门逻辑电路及其控制方法

    公开(公告)号:CN117097328A

    公开(公告)日:2023-11-21

    申请号:CN202311045868.9

    申请日:2023-08-18

    Abstract: 本发明公开了一种基于忆阻器的非易失性多数门逻辑电路及其控制方法,属于微电子器件技术领域;通过采用n+1个忆阻器来实现n个逻辑输入的多数门逻辑运算,其中一个忆阻器作为输出忆阻器,另外n个忆阻器作为输入忆阻器;通过将n个输入忆阻器的阻值信息设置为多数门的n个逻辑输入变量,将n个输入忆阻器的正极接地,并在输出忆阻器的正极和电阻的第二端上施加固定电压V0,即可得到多数门逻辑运算结果;本发明在逻辑计算完成后输入忆阻器状态依旧保持写入的输入信息值,对输入信息并无破坏性,实现了一种输入和输出变量均为忆阻器阻值、且运算过程为非破坏的多数门逻辑电路;该电路的数据复用性较强,且在进行逻辑级联时,能够降低硬件开销。

    一种基于忆阻器的双边缘D触发器及电子产品

    公开(公告)号:CN117097327A

    公开(公告)日:2023-11-21

    申请号:CN202311036054.9

    申请日:2023-08-17

    Abstract: 本发明公开了一种基于忆阻器的双边缘D触发器及电子产品,属于逻辑运算器件设计技术领域,所述双边缘D触发器包括:双极性的忆阻器M1~M3、开关器件TG1~TG6、电压比较器COMP、反相器INV1和定值电阻R,通过一对反向串联的忆阻器(M1、M2或M2、M3)结构对输入数据D进行存储,将数据以电阻形式存储在数据存储忆阻器M1或M3中。通过定值电阻与忆阻器串联分压的结构,最终通过比较器输出跟随结果。上述基于忆阻器的双边缘D触发器,既然保证数据的非易失性,又能提高数据的传输速率。

    一种基于忆阻器的数据选择器电路及数据选择方法

    公开(公告)号:CN115567052A

    公开(公告)日:2023-01-03

    申请号:CN202211213280.5

    申请日:2022-09-29

    Abstract: 本发明公开了一种基于忆阻器的数据选择器电路及数据选择方法,属于微电子器件技术领域;其中,基于忆阻器的2选1数据选择器用于基于逻辑值s从逻辑值a和逻辑值b中选出一个数据;该数据选择器电路包括三个忆阻器和一个电阻,结构简单,电路的复杂度低,电路面积小,可扩展性强;具体地,逻辑值s以电压的形式定义在忆阻器M1和忆阻器M2的电压输入端,逻辑值a定义为忆阻器M1的阻态,逻辑值b定义为忆阻器M2的阻态,忆阻器M3的阻态作为输出;只需对忆阻器M1和忆阻器M2进行置态以及对忆阻器和电阻进行加压三步操作即可实现数据选择功能,与现有的2选1数据选择器相比,能够在较少的器件和操作步数的条件下以较高的计算效率实现数据选择运算。

    非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法

    公开(公告)号:CN111223873B

    公开(公告)日:2022-08-05

    申请号:CN202010049246.3

    申请日:2020-01-16

    Abstract: 本发明提供了非对称铁电功能层阵列、非对称铁电隧道结多值存储单元的制备方法,非对称铁电功能层阵列由N个铁电功能层和N‑1个绝缘层交替堆叠形成,制备方法包括:提供电极层,在该电极层上表面生长N个平行于第一平面方向的铁电功能层,且相邻的铁电功能层之间通过绝缘层隔离,将该铁电功能层晶化,以使N个铁电功能层材料呈现铁电性能;N个铁电功能层的形成工艺期间的物理参数不同,以使N个铁电功能层呈现不同的矫顽场值。物理参数包括铁电功能层材料类型、铁电功能层材料掺杂方式、铁电功能层晶化条件以及铁电功能层材料的厚度。由此制备的存储单元可以实现多种不同的存储状态,从而大幅度提高存储密度以及单位存储容量。

    一种超晶格忆阻器功能层材料、忆阻器单元及其制备方法

    公开(公告)号:CN111009609B

    公开(公告)日:2022-06-07

    申请号:CN201911350103.X

    申请日:2019-12-24

    Abstract: 本发明提供了一种超晶格忆阻器功能层材料、包含该超晶格忆阻器功能层的忆阻器单元及其制备方法,其中,该超晶格忆阻器功能层材料是至少由第一金属氧化物层和第二金属氧化物层交替堆垛在第一平面方向形成层叠结构。本发明利用两种二元金属氧化物氧离子的迁移势垒不同,使得忆阻器在一定条件下,阻态可进行稳定的缓变,实现了对氧空位导电细丝通断的调制效果,提高了忆阻器的稳定性和一致性。此外,忆阻器电导可以随外加电场连续变化,实现了电导连续可调的突触特性,提高了类脑神经形态计算突触线性度。对于存储融合计算和神经形态计算的硬件实现具有重要意义。

    一种铁电场效应晶体管及其制备方法

    公开(公告)号:CN114023696A

    公开(公告)日:2022-02-08

    申请号:CN202111231501.7

    申请日:2021-10-22

    Abstract: 本发明公开了一种铁电场效应晶体管及其制备方法,先执行前端工艺:利用前栅工艺在衬底上制备基础场效应晶体管,形成源区、漏区以及位于源区与漏区之间的介电栅;再执行后端工艺:在基础场效应晶体管上形成第一绝缘层和位于第一绝缘层间的第一金属互连结构,在第一绝缘层上形成铁电栅,铁电栅通过第一金属互连结构与介电栅电连接。通过后端工艺制备铁电栅,前端工艺制备的晶体管部分可以仍然采用成本较低良率较高的前栅工艺,避免了后栅工艺带来的问题,也解决了铁电材料在集成过程中与前端工艺温度不兼容的问题。此外,位于绝缘层的铁电栅面积灵活可调,可以通过调节铁电栅面积实现铁电电容与晶体管介电电容的匹配,从而获得更大的存储窗口。

    一种三维相变存储器的读写电路

    公开(公告)号:CN113345491A

    公开(公告)日:2021-09-03

    申请号:CN202110575670.6

    申请日:2021-05-26

    Abstract: 本发明公开了一种三维相变存储器的读写电路,属于微电子技术领域,包括互相连接的操作控制电路和读写操作点开,操作控制电路用于将正确操作脉冲加载到读写操作电路上;读写操作电路中读写单元中与存储单元连接,用于将正确操作脉冲加载到三维相变存储器对应的存储单元上,将正确操作脉冲镜像为镜像电流;带隙基准源与迟滞比较器与镜像电路支路连接,用于当镜像电流经参考电阻得到的电压大于带隙基准源内的参考电压时,迟滞比较器输出为高电平,反之为低电平;反馈斩波电路回路跨接在存储单元与镜像电路支路之间,用于实时监测流经存储单元的电流,当电流过大时进行降压控制,使其温度不能短时间积聚,从而防止热击穿、set操作不成功和热串扰。

    忆阻器存储芯片及其操作方法

    公开(公告)号:CN110797063A

    公开(公告)日:2020-02-14

    申请号:CN201910878020.1

    申请日:2019-09-17

    Abstract: 本发明公开了一种忆阻器芯片及其操作方法,包括电源管理模块,译码模块,存储模块,逻辑控制模块,读写模块,I/O模块;读写模块在选址后依据逻辑控制模块提供的控制信号对存储阵列执行相应的操作,接口模块用于将读写模块读出的数据输出,译码模块的行译码器与存储模块之间设置有字线电压转化模块,以此方式,输入至存储阵列中的字线晶体管栅极的电压是经过调节后的电压。按照本发明实现的双极型忆阻器芯片及其操作方法,忆阻器存储器件限流后失效的可能性降低,器件高低阻分布会比较均匀,数据读出稳定并显著提高器件使用寿命,应用于多值忆阻器件,限流后阻态也会相应稳定。

Patent Agency Ranking