公开(公告)号：CN116500721A

公开(公告)日：2023-07-28

申请号：CN202310766982.4

申请日：2023-06-27

Applicant: 北方集成电路技术创新中心(北京)有限公司

Inventor： 夏初晴 ,  郑凯 ,  苏悦阳 ,  周亦康

IPC: G02B6/12 ,  G02B6/122

Abstract: 本申请提供半导体结构及其形成方法，所述半导体结构包括：SOI衬底，所述SOI衬底包括若干器件区和包围每个器件区的切割道区，所述SOI衬底上还包括第一介质层；位于所述第一介质层表面的第二介质层以及位于所述第二介质层中的第一波导结构，部分第一波导结构位于所述切割道区，任意相邻器件区的光路通过所述切割道区的第一波导结构连通。本申请提供一种半导体结构及其形成方法，通过设置于切割道区的第一波导结构实现全片光互连并且降低器件延迟和功耗。

公开(公告)号：CN116314232A

公开(公告)日：2023-06-23

申请号：CN202310401842.7

申请日：2023-04-14

Applicant: 北方集成电路技术创新中心(北京)有限公司

Inventor： 苏悦阳 ,  郑凯 ,  夏初晴

IPC: H01L27/146

Abstract: 本申请提供半导体结构及其形成方法，所述半导体结构包括：SOI衬底，所述SOI衬底包括底硅层、绝缘层和顶硅层，所述SOI衬底包括光栅区域、第一波导区域、第二波导区域和第三波导区域；第一脊型波导，位于所述第一波导区域的顶硅层中；光栅结构，所述光栅结构包括位于所述光栅区域的顶硅层中的第一部分以及位于所述第一部分上方的第二部分，所述第二部分和第一部分为同步刻蚀形成。本申请提供一种半导体结构及其形成方法，可以降低硅基光电子无源器件的工艺难度。

公开(公告)号：CN117374088A

公开(公告)日：2024-01-09

申请号：CN202210768297.0

申请日：2022-07-01

Applicant: 北方集成电路技术创新中心(北京)有限公司

Inventor： 苏悦阳 ,  郑凯 ,  汪涵 ,  陈献宇 ,  贺晓东

IPC: H01L27/146

Abstract: 一种光电传感器及其形成方法、以及电子设备，光电传感器包括：像素基底，包括第一表面和第二表面，像素基底包括感光区和引线区，感光区包括像素单元，第二表面上形成有第一介质层，引线区的第一介质层中形成有互连结构；至少一层光调制层，位于像素基底的第一表面，包括第二介质层和位于第二介质层中的光栅结构，光栅结构位于像素单元的上方；开口，位于引线区中且贯穿互连结构上方的光调制层、像素基底和第一介质层；焊垫层，位于开口底部且与互连结构相连；钝化层，位于焊垫层的侧壁和部分顶部、以及开口的侧壁和底面，钝化层暴露出焊垫层的部分顶部以及光调制层。本发明通过光调制层提升滤光部件的制备工艺的工艺制造兼容性以及电传感器的性能。

公开(公告)号：CN116487474A

公开(公告)日：2023-07-25

申请号：CN202310375555.3

申请日：2023-04-10

Applicant: 北方集成电路技术创新中心(北京)有限公司

Inventor： 苏悦阳 ,  李健飞 ,  吴旭升 ,  郑凯

IPC: H01L31/18 ,  H01L31/0216 ,  H01L31/10 ,  H01L31/103

Abstract: 本申请提供一种光电探测器结构及其形成方法，所述结构包括：绝缘体上硅衬底，所述绝缘体上硅衬底包括顶层硅，所述顶层硅包括生长区和位于所述生长区两侧的掺杂区，所述顶层硅表面形成有介质层；所述生长区的介质层中形成有外延层，所述生长区中的外延层的宽度与所述生长区的宽度相等，所述外延层延伸至所述顶层硅中，所述外延层表面高于所述介质层表面；所述介质层中的外延层侧壁形成有保护层。本申请提供一种光电探测器结构及其形成方法，利用所述保护层保护所述介质层不被横向刻蚀，提高外延层以及介质层的准直性，进而减少外延层的应力集中和穿透位错密度，提高光电探测器结构的可靠性。

公开(公告)号：CN116500721B

公开(公告)日：2023-10-24

申请号：CN202310766982.4

申请日：2023-06-27

Applicant: 北方集成电路技术创新中心(北京)有限公司

Inventor： 夏初晴 ,  郑凯 ,  苏悦阳 ,  周亦康

IPC: G02B6/12 ,  G02B6/122

Abstract: 本申请提供半导体结构及其形成方法，所述半导体结构包括：SOI衬底，所述SOI衬底包括若干器件区和包围每个器件区的切割道区，所述SOI衬底上还包括第一介质层；位于所述第一介质层表面的第二介质层以及位于所述第二介质层中的第一波导结构，部分第一波导结构位于所述切割道区，任意相邻器件区的光路通过所述切割道区的第一波导结构连通。本申请提供一种半导体结构及其形成方法，通过设置于切割道区的第一波导结构实现全片光互连并且降低器件延迟和功耗。

公开(公告)号：CN115274444A

公开(公告)日：2022-11-01

申请号：CN202110483046.3

申请日：2021-04-30

Applicant: 北方集成电路技术创新中心(北京)有限公司

Inventor： 任烨 ,  卜伟海 ,  武咏琴 ,  贾会静 ,  苏悦阳

IPC: H01L21/336 ,  H01L29/423

Abstract: 一种半导体结构的形成方法，包括：形成共形覆盖于偏移侧墙、栅极结构及基底上的侧墙膜，以及位于偏移侧墙侧壁的侧墙膜的侧壁上的第一侧墙；在第一器件区栅极结构一侧和另一侧的基底内分别对应形成源区、漏区；形成保护膜，共形覆盖于第一侧墙顶面和侧壁及侧墙膜上；去除第一器件区靠近源区一侧的第一侧墙上的保护膜，形成保护层；以保护层为掩膜，去除靠近源区一侧的第一侧墙；去除第一侧墙露出的侧墙膜和保护层；在第一器件区的源区与偏移侧墙之间的基底内形成第一轻掺杂区；在源区、漏区、第一轻掺杂区以及栅极结构的顶面形成金属硅化物层。本发明实施例提升TFET器件的性能。