-
公开(公告)号：CN117460257A
公开(公告)日：2024-01-26
申请号：CN202211387525.6
申请日：2022-11-07
Applicant: 北京超弦存储器研究院 , 长鑫科技集团股份有限公司
IPC: H10B12/10
Abstract: 本申请实施例提供了一种存储器及其制造方法、访问方法、电子设备。该存储器包括：多个存储单元、多条字线、多条第一位线和多条第二位线；存储单元包括：第一晶体管、第二晶体管和电容；第一晶体管的第一电极与第一位线电连接，第一晶体管的第二电极与第二晶体管的第三电极电连接，第二晶体管的第四电极与电容的第五电极电连接，电容的第六电极与参考电位端电连接；第一晶体管的第一栅极与第二位线电连接，第二晶体管的第二栅极与字线电连接；或者，第一晶体管的第一栅极与字线电连接，第二晶体管的第二栅极与第二位线电连接。采用本申请，在读出或写入操作时，能够降低功耗，而且，利于提高写入数据的速度。
-
公开(公告)号：CN117460256A
公开(公告)日：2024-01-26
申请号：CN202211386962.6
申请日：2022-11-07
Applicant: 北京超弦存储器研究院 , 长鑫科技集团股份有限公司
IPC: H10B12/10
Abstract: 本申请实施例提供了一种存储器及其制造方法、访问方法、电子设备。该存储器包括：至少一个存储阵列、多条字线、多条第一位线和多条第二位线；存储阵列包括多个存储单元；存储单元包括：晶体管和电容；电容包括第一电极和第二电极；晶体管包括第三电极、第四电极、第一栅极和第二栅极；电容的第一电极与参考电位端电连接，电容的第二电极与晶体管的第三电极电连接，晶体管的第四电极与第一位线电连接，晶体管的第一栅极与字线电连接，晶体管的第二栅极与第二位线电连接。采用本申请，在读出或写入操作时，能够降低功耗，而且，利于提高写入数据的速度。
-
公开(公告)号：CN117460248A
公开(公告)日：2024-01-26
申请号：CN202211387526.0
申请日：2022-11-07
Applicant: 北京超弦存储器研究院 , 长鑫科技集团股份有限公司
IPC: H10B12/00
Abstract: 本申请实施例提供了一种存储器及其制造方法、数据写入方法、电子设备。该存储器包括多个存储单元，该存储单元包括第一晶体管和第二晶体管；第一晶体管为写晶体管，第二晶体管为读晶体管；其中，第一晶体管包括第一电极、第二电极、第一栅极和第二栅极；第二晶体管至少包括第三栅极；第一电极与第一写位线连接；第二电极与第三栅极连接，第三栅极被配置为存储单元的存储节点；第一栅极与写字线连接，第二栅极与第二写位线连接。采用本申请，在写入操作时，能够降低功耗，而且，利于提高写入数据的速度。
-
公开(公告)号：CN119922906A
公开(公告)日：2025-05-02
申请号：CN202311437789.2
申请日：2023-10-31
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种半导体器件及其制造方法、电子设备，所述半导体器件包括多层沿垂直于衬底的方向堆叠的存储单元，第一字线，每层所述存储单元包括：第一晶体管、第二晶体管；第一晶体管包括第一半导体子层；相邻的第一半导体子层之间设置有第二半导体子层形成第一半导体层，第一半导体层和控制电极设置在第一孔内，第一字线设置在所述第二孔内且贯穿所述不同层沿着垂直衬底方向延伸，所述第一字线与所述第一半导体子层沿平行于所述衬底方向的距离小于所述第一字线与所述第二半导体子层沿平行于衬底方向的距离。本实施例提供的方案，可以实现通过控制电极控制寄生半导体层，从而避免寄生晶体管漏电，且无需刻蚀寄生沟道，避免影响器件的有效沟道。
-
公开(公告)号：CN119629988A
公开(公告)日：2025-03-14
申请号：CN202311172129.6
申请日：2023-09-12
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本公开涉及一种三维存储器及其制备方法。该三维存储器具有阵列区及位于阵列区旁侧的周边区，包括：至少一个阶梯结构和多个信号线引线。阶梯结构位于周边区，包括：沿垂直衬底方向交替层叠的多个导电台阶和多个绝缘台阶。信号线引线位于对应导电台阶的表面并与导电台阶电性连接；各信号线引线的寄生电容负载之间的最大差值小于或等于目标阈值。本公开利于提升三维存储器的性能。
-
Patent Agency Ranking
公开(公告)号：CN118942494A
公开(公告)日：2024-11-12
申请号：CN202310534005.1
申请日：2023-05-12
Applicant: 北京超弦存储器研究院
IPC: G11C5/02 , H10B12/00 , G11C5/06 , G11C11/401
Abstract: 本公开涉及一种存储器及其制备方法、电子设备，涉及集成电路设计及制造技术领域，存储器包括衬底、写字线、读字线、写位线、读位线及沿垂直于衬底的表面的厚度方向层叠的若干个存储单元；写字线、读字线均沿平行衬底的表面的第二方向延伸；写位线与读位线均沿垂直衬底的方向延伸至衬底；写晶体管包括沿第二方向依次分布的源接触区、漏接触区以及位于源接触区与漏接触区之间的沟道区；读晶体管包括背栅以及沿第二方向依次分布的源接触区、漏接触区以及位于源接触区与漏接触区之间的沟道区，背栅位于写字线与读晶体管之间；能够提高制备产品每次访问数据带宽的同时，降低制备产品的工艺复杂度及成本。
-
公开(公告)号：CN118488713B
公开(公告)日：2024-09-27
申请号：CN202410932266.3
申请日：2024-07-12
Applicant: 北京超弦存储器研究院
Abstract: 一种存储器及其访问方法、电子设备，涉及半导体技术领域，存储器包括：沿垂直于衬底堆叠的多层存储阵列，与多层存储阵列的行对应的多条公共字线，每层存储阵列包括阵列分布的多个存储单元、与该层对应的公共位线和与该层对应的公共板线、多条沿第二方向延伸的位线；其中，同层同列的存储单元连接同一条位线，同层的每条位线通过第一选通子电路连接到对应的公共位线；第一选通子电路根据第一选通控制线的控制连通或断开位线和公共位线；存储器还包括：存储单元连接到该存储单元所在的行对应的公共字线、所在的层对应的公共位线，存储单元的铁电电容器连接到存储单元所在的层对应的公共板线。本实施例实现了一种驱动电路简单的三维铁电存储器架构。
-
公开(公告)号：CN118678653A
公开(公告)日：2024-09-20
申请号：CN202310262068.6
申请日：2023-03-14
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请公开了一种存储单元、存储器、存储器的制备方法及电子设备，属于半导体技术领域。该存储单元包括沿平行于衬底的第一方向排布的晶体管和电容；晶体管的栅极垂直于衬底延伸，晶体管的半导体层环绕栅极的侧壁；电容的第一电极与半导体层连接，第一电极为一面开口的中空结构，电容的第二电极包括从第一电极的开口处向第一电极的中空部分延伸的结构。本申请提供了一种新型结构的1T1C存储器的设计方案，在此种设计方案中，1T1C结构的存储单元的电容的有效存储区域的面积较大，有利于提高存储器的存储容量。并且，1T1C结构的存储单元能够在衬底上三维堆叠形成1T1C存储器，有利于提高存储器的集成密度。
-
公开(公告)号：CN117316228B
公开(公告)日：2024-08-02
申请号：CN202311259507.4
申请日：2023-09-27
Applicant: 北京超弦存储器研究院
IPC: G11C11/4074 , G11C11/4091 , G11C11/4096 , G11C5/06 , G11C5/02
Abstract: 一种存储电路、存储器及其访问方法、电子设备，所述存储电路包括：读晶体管和写晶体管，其中，所述读晶体管包括：第一源电极、第一漏电极、第一栅电极、第二栅电极；所述第一源电极连接读位线，所述第一漏电极连接参考信号线，所述第一栅电极连接读字线；所述写晶体管包括：第三栅电极、第一电极、第二电极，其中，所述第一电极连接所述第二栅电极，所述第二电极连接写位线，所述第三栅电极连接写字线。本实施例提供的方案，读晶体管的栅源之间的电压与参考信号线提供的电压无关，从而存储电路不受参考信号线上的IR压降影响，可以提高器件稳定性。
-
公开(公告)号：CN116209253B
公开(公告)日：2024-02-20
申请号：CN202211167720.8
申请日：2022-09-23
Applicant: 北京超弦存储器研究院
Abstract: 本申请实施例提供了一种存储单元、动态存储器及电子设备。该存储单元包括存储晶体管、写入晶体管和读取晶体管；存储晶体管包括与主字线电连接的主栅极、与位线电连接的第一极、与读取节点电连接的第二极以及与存储节点电连接的背栅极；写入晶体管包括与写入字线电连接的栅极、与读取节点电连接的第一极以及与存储节点电连接的第二极；读取晶体管包括与读取字线电连接的栅极、与参考信号端电连接的第一极以及与读取节点电连接的第二极。本实施例提供的存储单元的电路设计，能够避免与相邻的存储单元发生串扰，使得数据读取的可信性提高。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.045 seconds)
