公开(公告)号：CN116190424A

公开(公告)日：2023-05-30

申请号：CN202211310252.5

申请日：2022-10-25

Applicant: 北京超弦存储器研究院

Inventor： 余泳 ,  王文奇 ,  卢亚楠 ,  康卜文 ,  赵超

IPC: H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开提供一种半导体器件及其制作方法，涉及半导体技术领域。该半导体器件包括衬底、形成于衬底的沟道区以及位于沟道区两侧的源区和漏区，其中，沟道区包括具有第一掺杂浓度的第一沟道层和具有第二掺杂浓度的第二沟道层，第一沟道层覆盖部分源区和部分漏区，第二沟道层位于第一沟道层的背离源区以及漏区的一侧，第一掺杂浓度大于第二掺杂浓度。本公开中的半导体器件通过对器件沟道区进行多步骤原位生长或单层分子掺杂，使沟道区分为具有不同掺杂浓度的内外两层，这增大了最大耗尽区宽度，可以达到降低漏电的效果。

公开(公告)号：CN119233629A

公开(公告)日：2024-12-31

申请号：CN202310789597.1

申请日：2023-06-29

Applicant: 北京超弦存储器研究院

Inventor： 梁鸿刚 ,  余泳 ,  邵峰 ,  卢亚楠 ,  康卜文 ,  王桂磊

IPC: H10B12/00

Abstract: 本申请涉及一种半导体结构及其制备方法。该半导体结构包括：衬底；所述衬底包括呈阵列排布的多个有源柱，所述有源柱包括沟道区域，所述沟道区域侧壁具有栅极容置槽；多个栅极；所述栅极包覆对应所述有源柱的所述沟道区域，且所述栅极至少填充所述栅极容置槽。该半导体结构具有较好的栅控能力以及较高的开关比，有利于提升半导体器件的电学性能。

公开(公告)号：CN116190424B

公开(公告)日：2024-03-15

申请号：CN202211310252.5

申请日：2022-10-25

Applicant: 北京超弦存储器研究院

Inventor： 余泳 ,  王文奇 ,  卢亚楠 ,  康卜文 ,  赵超

IPC: H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开提供一种半导体器件及其制作方法，涉及半导体技术领域。该半导体器件包括衬底、形成于衬底的沟道区以及位于沟道区两侧的源区和漏区，其中，沟道区包括具有第一掺杂浓度的第一沟道层和具有第二掺杂浓度的第二沟道层，第一沟道层覆盖部分源区和部分漏区，第二沟道层位于第一沟道层的背离源区以及漏区的一侧，第一掺杂浓度大于第二掺杂浓度。本公开中的半导体器件通过对器件沟道区进行多步骤原位生长或单层分子掺杂，使沟道区分为具有不同掺杂浓度的内外两层，这增大了最大耗尽区宽度，可以达到降低漏电的效果。

公开(公告)号：CN117425351A

公开(公告)日：2024-01-19

申请号：CN202211615841.4

申请日：2022-12-15

Applicant: 北京超弦存储器研究院

Inventor： 梁静 ,  卢亚楠 ,  余泳 ,  戴瑾 ,  康卜文

IPC: H10B61/00

Abstract: 一种用于磁存储器的半导体器件、存储结构、电子设备，所述半导体器件包括多个沿垂直于衬底方向堆叠的晶体管，字线，第一连接电极，第二连接电极；每个所述晶体管包括第一电极，第二电极，沿垂直于所述衬底方向延伸的栅电极，位于所述栅电极侧壁且与所述栅电极绝缘的半导体层；所述第一连接电极连接所述多个晶体管的所述第一电极，所述第二连接电极连接所述多个晶体管的所述第二电极，所述字线沿垂直于所述衬底的方向延伸且贯穿所述多个晶体管。本实施例提供的方案，通过连接多个晶体管的第一电极，连接多个晶体管的第二电极形成多个并联的晶体管，且多个晶体管在垂直方向堆叠，实现可以提供大电流的半导体器件，且占用的面积小。