-
公开(公告)号：CN114386568A
公开(公告)日：2022-04-22
申请号：CN202111571289.9
申请日：2021-12-21
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的卷积神经网络加速器，属于目标检测技术领域。该方法中，将所述卷积神经网络加速器设计为包括：主机：用于将输入图像数据及权重参数发送给PCIE DMA模块，以及从PCIE DMA模块接收输出结果；运算模块：用于对来自图像数据缓存模块的输入的图像数据和来自权重数据缓存模块的权重参数进行卷积、池化以及逻辑回归运算。本发明通过加速器设计，优化了硬件的能效比，保证了目标检测任务的实时性和稳定性。
-
公开(公告)号：CN112367310A
公开(公告)日：2021-02-12
申请号：CN202011167693.5
申请日：2020-10-28
Applicant: 北京计算机技术及应用研究所
IPC: H04L29/06 , G05B19/042
Abstract: 本发明涉及一种基于FPGA的SRIO总线加密传输装置，属于数据传输技术领域。本发明提出的一种基于FPGA的SRIO总线加密传输装置，该装置基于FPGA可编程逻辑设计实现，同时结合SRIO协议的特点，仅要求用户传输的有效数据载荷为256字节的整数倍，并内置加解密模块实现了高速数据的加密传输，并通过门铃包实现数据帧的同步。该装置能够满足用户数据在现有SRIO网络里的加密传输需求，极大提升了数据传输的安全性，从而满足特定领域的应用需求。
-
公开(公告)号：CN119225758A
公开(公告)日：2024-12-31
申请号：CN202411248013.0
申请日：2024-09-06
Applicant: 北京计算机技术及应用研究所
IPC: G06F8/65 , G06F15/163 , G06F15/78
Abstract: 本发明涉及一种基于BPI接口逻辑实现FPGA在线升级的系统及方法，属于计算机技术领域。本发明针对FPGA需要远程在线升级应用场景，基于BPI接口的高并行性设计了FPGA在线升级系统及方法，能够实现更优性能的FPGA在线升级系统。
-
公开(公告)号：CN116756080A
公开(公告)日：2023-09-15
申请号：CN202310736899.2
申请日：2023-06-21
Applicant: 北京计算机技术及应用研究所
IPC: G06F15/78 , G06F12/0831 , G06F9/50 , G06F12/02 , G06F18/24
Abstract: 本发明涉及一种基于FPGA的TCPIP协议栈的实现方法，属于网络通信技术领域。本发明设计的一种由FPGA纯逻辑实现的TCP/IP协议栈，可与主流操作系统协议栈稳定通信，FPGA协议栈核心代码易于移植，与其它FPGA外围处理逻辑耦合性低；相比传统资源占用率高、性能低的软核轻量级协议栈，本发明的方案由纯逻辑实现，资源占用率低，性能高。
-
公开(公告)号：CN116633487A
公开(公告)日：2023-08-22
申请号：CN202310535278.8
申请日：2023-05-12
Applicant: 北京计算机技术及应用研究所
IPC: H04L1/00
Abstract: 本发明涉及一种基于纠错技术的数据链路传输系统及方法，属于数据链路传输技术领域。本发明中，在发送端的数据流中加入冗余编码，接收端根据冗余编码对传输中产生的误码做自动纠错，这种方法拥有较强的纠正突发和随机错误的能力，使接收端不需要请求重发就可以得到正确的数据流，避免了握手和重传，提高了传输效率。同时加入了流控功能，保证了数据流的完整传输。
-
Patent Agency Ranking
公开(公告)号：CN115454901A
公开(公告)日：2022-12-09
申请号：CN202211033710.5
申请日：2022-08-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的LVDS高速通信系统及方法，属于LVDS通信技术领域。本发明通过对LVDS电路和对应的FPGA程序模块的设计，实现了FPGA芯片之间的高速通信，并且实现了数据包流控以及错误重传功能，从而实现了可靠传输。
-
公开(公告)号：CN110825674B
公开(公告)日：2021-02-12
申请号：CN201911041998.9
申请日：2019-10-30
Applicant: 北京计算机技术及应用研究所
IPC: G06F13/32
Abstract: 本发明涉及一种基于FPGA的PCIE DMA交互系统及交互方法，属于DMA技术领域。本发明采用一种新的方案，对现有CPU轮询寄存器(R2)的方式作了改进，实现了FPGA板卡与CPU之间的PCIE多通道DMA交互，有效降低了对CPU资源和PCIE带宽的占用，提高了PCIE传输效率。
-
公开(公告)号：CN112367310B
公开(公告)日：2022-11-18
申请号：CN202011167693.5
申请日：2020-10-28
Applicant: 北京计算机技术及应用研究所
IPC: H04L9/40 , H04L69/22 , H04L69/06 , G05B19/042
Abstract: 本发明涉及一种基于FPGA的SRIO总线加密传输装置，属于数据传输技术领域。本发明提出的一种基于FPGA的SRIO总线加密传输装置，该装置基于FPGA可编程逻辑设计实现，同时结合SRIO协议的特点，仅要求用户传输的有效数据载荷为256字节的整数倍，并内置加解密模块实现了高速数据的加密传输，并通过门铃包实现数据帧的同步。该装置能够满足用户数据在现有SRIO网络里的加密传输需求，极大提升了数据传输的安全性，从而满足特定领域的应用需求。
-
公开(公告)号：CN110069442B
公开(公告)日：2022-10-14
申请号：CN201910333400.7
申请日：2019-04-24
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于ZYNQ系列FPGA的超高速数据采集装置及方法，涉及数据采集技术领域。本发明的装置基于RAID阵列控制实现NVMe固态盘阵列的自动化读写访问控制；基于多通道DDR3/DDR4控制器虚拟FIFO技术，极大提升了内存的访问带宽；通过全交换矩阵实现了采集和回放流程中的数据通路选择。该装置具有10GB/s以上的超高性能，可广泛应用于高清视频、雷达数据和AD采集等高性能应用场景。
-
公开(公告)号：CN114915604A
公开(公告)日：2022-08-16
申请号：CN202210561007.5
申请日：2022-05-23
Applicant: 北京计算机技术及应用研究所
Inventor： 侯运通 , 张红磊 , 龚清生 , 聂煜桐 , 邓硕 , 沈月峰 , 王吕大 , 杨帆 , 孙大东 , 陕振 , 徐海旭 , 濮约刚 , 张明庆 , 贾振华 , 赵明亮 , 王艳 , 李正坤
IPC: H04L49/90 , H04L49/901
Abstract: 本发明涉及一种基于FPGA的降低网络链路层拥塞的系统与方法，属于流量控制技术领域。本发明的系统中，所设计的DDR3SRAM的外部缓存大大减少了终端的MAC控制器收到暂停帧的次数，减少了网络的拥塞行为，使终端中的MAC控制器发送行为更加流畅。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.033 seconds)
