公开(公告)号：CN119254475A

公开(公告)日：2025-01-03

申请号：CN202411307189.9

申请日：2024-09-19

Applicant: 北京计算机技术及应用研究所

Inventor： 马煜杰 ,  王军 ,  龚志力 ,  邓硕 ,  赵明亮 ,  王艳 ,  王慧咏 ,  祁春慧 ,  王震 ,  谯涛 ,  陕振 ,  孙大东

IPC: H04L9/40

Abstract: 本发明涉及一种基于有序区间列表的网络五元组的匹配方法，属于计算机网络通信技术领域。本发明通过数据结构的设计实现了通过数据包中的网络五元组快速匹配到相应的安全策略，并通过维护策略区间信息列表以及对应每个策略区间的位图实现了对安全策略的增删改查，提升了网络防火墙配置的灵活性。

公开(公告)号：CN119782225A

公开(公告)日：2025-04-08

申请号：CN202411808233.4

申请日：2024-12-10

Applicant: 北京计算机技术及应用研究所

Inventor： 龚志力 ,  邓硕 ,  李正坤 ,  王军 ,  王艳 ,  高小淼 ,  王吕大 ,  沈月峰 ,  赵明亮 ,  祁春慧 ,  陕振 ,  孙大东

IPC: G06F13/38 ,  H04L41/0895 ,  G06F13/42 ,  G06F15/78

Abstract: 本发明涉及一种基于USB批量传输的组合通信设备及数据分流方法，属于网络通信技术领域。本发明基于USB批量传输协议配置组合设备描述符，并在单片机内对各功能设备数据进行分流处理，使该USB组合设备同时具备网络通信能力和USB数据读写能力，满足在同一设备上对以上两种功能同时使用的需求。

公开(公告)号：CN116756080A

公开(公告)日：2023-09-15

申请号：CN202310736899.2

申请日：2023-06-21

Applicant: 北京计算机技术及应用研究所

Inventor： 侯运通 ,  王吕大 ,  沈月峰 ,  张红磊 ,  龚清生 ,  贾振华 ,  龚志力 ,  马贵阳 ,  聂煜桐 ,  李一石

IPC: G06F15/78 ,  G06F12/0831 ,  G06F9/50 ,  G06F12/02 ,  G06F18/24

Abstract: 本发明涉及一种基于FPGA的TCPIP协议栈的实现方法，属于网络通信技术领域。本发明设计的一种由FPGA纯逻辑实现的TCP/IP协议栈，可与主流操作系统协议栈稳定通信，FPGA协议栈核心代码易于移植，与其它FPGA外围处理逻辑耦合性低；相比传统资源占用率高、性能低的软核轻量级协议栈，本发明的方案由纯逻辑实现，资源占用率低，性能高。

公开(公告)号：CN119829234A

公开(公告)日：2025-04-15

申请号：CN202411809912.3

申请日：2024-12-10

Applicant: 北京计算机技术及应用研究所

Inventor： 马煜杰 ,  王震 ,  王慧咏 ,  龚志力 ,  王艳 ,  范京凯 ,  赵明亮 ,  祁春慧 ,  沈月峰 ,  王吕大 ,  陕振 ,  孙大东

IPC: G06F9/48 ,  G06F9/46 ,  G06F9/448 ,  G06F9/54

Abstract: 本发明涉及一种多任务生产者环境下的串行智能调度方法，属于嵌入式、特种设备技术领域。该方法学习了状态机处理模式的设计思想，利用状态机来处理每个单独的任务。其中，为保存多任务的上下文，设计了结构和逻辑通用，但又能根据每一类任务的具体交互流程以及中间所需要使用的数据进行定制化的状态机。该方法能够在多任务生产者环境下，以串行(单线程)方式实现多任务并行的智能任务调度。

公开(公告)号：CN116455795A

公开(公告)日：2023-07-18

申请号：CN202310439528.8

申请日：2023-04-23

Applicant: 北京计算机技术及应用研究所

Inventor： 邓硕 ,  王震 ,  赵明亮 ,  王军 ,  王艳 ,  龚志力 ,  孙大东 ,  范京凯 ,  李正坤 ,  高小淼

IPC: H04L43/12 ,  H04L43/50 ,  H04L69/14 ,  H04L69/12

Abstract: 本发明涉及一种网络报文抓包方法，属于通信技术领域。该方法既方便开发人员在用户态处理特殊网络报文，又可以利用操作系统网络协议栈处理常用网络协议报文，且易于调试程序，降低了特种网络设备研发成本，缩短了项目周期。因此，这种应用程序抓包的方法具备效率高、时延低、自主可控等特征，且可以充分利用操作系统的网络协议栈处理一些常见报文。该方法适合应用在各类网络设备上，具有良好的市场前景。

公开(公告)号：CN119322761A

公开(公告)日：2025-01-17

申请号：CN202411319297.8

申请日：2024-09-22

Applicant: 北京计算机技术及应用研究所

Inventor： 侯运通 ,  王吕大 ,  沈月峰 ,  龚志力 ,  张玲玲 ,  贾振华 ,  张红磊 ,  马贵阳 ,  聂煜桐 ,  王涵

IPC: G06F13/38 ,  G06F13/16

Abstract: 本发明涉及一种基于FPGA的PCIe和SRIO接口通道数据转换系统及方法，属于数据转换技术领域。本发明兼容多种数据传输格式，使其不依赖于传输数据中的报文格式；并通过对传输头中的保留字段添加自定义的首包、中间包、尾包标志，实现对多种数据传输格式的支持，省略解析原本报文中的报文信息，减少了数据传输中的时间损耗，传输速率可达最大链路可支持速率的80％；且SRIO通道灵活，可支持多个单路SRIO接口通道。

公开(公告)号：CN118426956A

公开(公告)日：2024-08-02

申请号：CN202410525330.6

申请日：2024-04-29

Applicant: 北京计算机技术及应用研究所

Inventor： 李正坤 ,  李校南 ,  王艳 ,  邓硕 ,  王震 ,  祁春慧 ,  赵明亮 ,  沈月峰 ,  王吕大 ,  王慧咏 ,  范京凯 ,  高小淼 ,  王军 ,  龚志力 ,  马煜杰 ,  孙大东 ,  陕振

IPC: G06F9/50

Abstract: 本发明涉及一种针对多CPU异构的主动度量加速方法，属于计算平台技术领域。本发明通过对计算(机)平台硬件电路的改进，实现了使用FPGA内置杂凑算法引擎同时对多个CPU的BIOS进行主动度量，并利用单个可信模块进行预期值比对，在保证信任链的完整性的情况下，既减少了设计成本，同时又有效缩减了主动度量时间，提升了使用体验。