公开(公告)号：CN107526894B

公开(公告)日：2020-04-21

申请号：CN201710793398.2

申请日：2017-09-06

Applicant: 北京理工大学

Inventor： 石峰 ,  魏增辉 ,  王一拙 ,  王小军 ,  陈旭

IPC: G06F30/18 ,  G06F30/392

Abstract: 本发明涉及一种多/众核架构TriBA‑CMPs的布局布线方案tMesh，属于计算机体系结构、高性能计算、多/众核处理器体系结构技术领域。本发明基于TriBA‑CMPs基三层次化递归可扩展特性，提出tMesh布局布线方案：f层tMesh由3个分别位于左上、左下和右下的f‑1层tMesh，以及右上区域的1个Lf+1级Cache单元布局实现；3个f‑1层tMesh间互连实现f层tMesh布线时，左上和左下、左下和右下、左上和右下间分别通过纵向、横向、先纵后横或先横后纵布线相连；Lf+1级Cache单元与3个分别位于左上、右下、左下f‑1层tMesh中的Lf级Cache单元互连时，分别采用横向、纵向、先纵后横或先横后纵布线相连。与传统2D‑mesh‑Tile相比，本发明不但具有其布局布线简洁易于最终工艺实现的优势，还具有很好的层次化可扩展特性。

公开(公告)号：CN107526894A

公开(公告)日：2017-12-29

申请号：CN201710793398.2

申请日：2017-09-06

Applicant: 北京理工大学

Inventor： 石峰 ,  魏增辉 ,  王一拙 ,  王小军 ,  陈旭

IPC: G06F17/50

Abstract: 本发明涉及一种多/众核架构TriBA-CMPs的布局布线方案tMesh，属于计算机体系结构、高性能计算、多/众核处理器体系结构技术领域。本发明基于TriBA-CMPs基三层次化递归可扩展特性，提出tMesh布局布线方案：f层tMesh由3个分别位于左上、左下和右下的f-1层tMesh，以及右上区域的1个Lf+1级Cache单元布局实现；3个f-1层tMesh间互连实现f层tMesh布线时，左上和左下、左下和右下、左上和右下间分别通过纵向、横向、先纵后横或先横后纵布线相连；Lf+1级Cache单元与3个分别位于左上、右下、左下f-1层tMesh中的Lf级Cache单元互连时，分别采用横向、纵向、先纵后横或先横后纵布线相连。与传统2D-mesh-Tile相比，本发明不但具有其布局布线简洁易于最终工艺实现的优势，还具有很好的层次化可扩展特性。